[發明專利]一種刪除Net金屬連線的DRC處理方法

有效

• 申請號: 201811473132.0
• 申請日: 2018-12-04
• 公開（公告）號: CN109558684B
• 公開（公告）日: 2023-05-09
• 發明（設計）人: 葉虎強;黃明強
• 申請（專利權）人: 珠海一微半導體股份有限公司
• 主分類號: G06F30/39
• 分類號: G06F30/39
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提出一種刪除Net金屬連線的DRC處理方法，包括：步驟1、基于DRC得到的出現DRC錯誤的Net的信息，建立對應Net所屬的電路節點類型，然后進入步驟2；步驟2、提取步驟1中所述電路節點類型為信號的Net，然后進入步驟3；步驟3、將步驟2提取的任意Net的金屬連線刪除，然后進入步驟4；步驟4、重新執行自動布線，然后進入步驟5；步驟5、通過執行DRC檢查判斷是否存在DRC錯誤，是則返回步驟1，否則結束。整個流程由工具自動完成全部操作，解放設計人員的雙手。

技術領域

本發明涉及集成電路版圖自動化設計領域，具體涉及一種刪除Net金屬連線的DRC處理方法。

背景技術

在使用EDA工具完成數字芯片后端版圖設計流程中，其中有一條重要的影響因素是芯片的布通率，它直接影響一個芯片的成敗。而芯片的布通率的直接表現為短路和相鄰的連線之間的距離要求等DRC問題。因此當設計存在DRC問題時，需要著重去解決這個問題。目前，解決這個問題的做法如下：

通過EDA工具獲取出現DRC的位置信息，設計人員往往通過手動刪除出現DRC錯誤的位置附近的連線，然后讓EDA工具重新執行布線操作。而手工的方式存在諸多的不好地方。一、手工操作需要耗費大量的時間才能完成，降低布線效率；二、存在大量的反復的操作,?尤其在版圖數據量很大時，整個過程耗時太長，容易產生失誤操作；三、設計人員還時刻關注這個操作并且不能離開；四、如果手動刪除的連線中包含時鐘的連線，很有可能會降低芯片的性能，更嚴重有可能影響到芯片的功能，導致這個芯片的失敗。

整個操作過程耗時耗力，還有可能會因為人為誤刪而導致DRC?(Design?RuleCheck，設計規則檢查)或LVS(Layout?Versus?Schematics，版圖和原理圖的?一致性檢查)驗證出錯；還存在影響芯片性能與功能的因素，極大的限制的芯片設計的效率，從而導致芯片的推遲流片，推遲上市的時間，降低芯片的競爭力。

發明內容

本發明針對現有技術的狀況，提出如下的技術方案：

一種刪除Net金屬連線的DRC處理方法，包括：步驟1、基于DRC檢查得到的出現DRC錯誤的Net的信息，建立對應Net所屬的電路節點類型，然后進入步驟2；步驟2、提取步驟1中所述電路節點類型為信號的Net，然后進入步驟3；步驟3、將步驟2提取的任意Net的金屬連線刪除，然后進入步驟4；；步驟4、重新執行自動布線，然后進入步驟5；步驟5、通過執行DRC檢查判斷是否存在DRC錯誤，是則返回步驟1，否則結束。

進一步地，所述步驟1之前，還包括執行自動布線，并進行DRC檢查。

進一步地，所述Net的定義是電路節點，相當于同層或不同層的金屬層之間的通孔層。

本發明實施例根據DRC位置信息上提取對應的電路節點Net的金屬線類型，基于DRC及LVS準確的前提，刪除DRC位置處任意的金屬連線。本發明借助自動化腳本運行刪除操作，不需要人為查看和操作，可以區分不同屬性的連線，能夠快速準確地刪除DRC位置處的Net上的金屬線。

附圖說明

圖1為本發明實施例的一種刪除Net金屬連線的DRC處理方法的流程圖。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行詳細描述。應當理解，下面所描述的具體實施例僅用于解釋本發明，并不用于限定本發明。

為解決現有技術操作的不合理，本發明的目的是提供一種刪除Net金屬連線的DRC處理方法，主要是針對數字芯片版圖中出現的物理DRC問題，本發明技術方案利用不同金屬層連線之間的差異化，再根據DRC提供相關的錯誤位置信息，將不需要的金屬層布線（如時鐘與電源的連線等）剔除出去，然后基于DRC準確的前提下反復刪除連線和布線，直到滿足布線設計規則檢查所允許的結果。