[發明專利]用于存儲器操作的電路和方法

有效

• 申請號: 201811469712.2
• 申請日: 2018-11-28
• 公開（公告）號: CN111243640B
• 公開（公告）日: 2022-03-08
• 發明（設計）人: 陳達;王炳琨;傅志正;吳健民
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: G11C13/00
• 分類號: G11C13/00;G11C11/54
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 吳志紅;臧建明

1.一種存儲器裝置，包括：

多個存儲器單元；

多個第一級幾何平均運算元，所述多個第一級幾何平均運算元中的每一個耦合到所述多個存儲器單元中的至少兩個；

至少一個第二級幾何平均運算元，耦合到所述多個第一級幾何平均運算元中的至少兩個；以及

存儲器狀態讀取器，耦合到所述至少一個第二級幾何平均運算元以讀取所述多個存儲器單元的存儲器狀態。

2.根據權利要求1所述的存儲器裝置，其中所述多個存儲器單元包括可變電阻式存儲器單元。

3.根據權利要求1所述的存儲器裝置，其中所述多個第一級幾何平均運算元以及所述至少一個第二級幾何平均運算元中的每一個包括互補式金屬氧化物半導體平方根電路。

4.根據權利要求1所述的存儲器裝置，其中所述多個第一級幾何平均運算元中的每一個包括：

第一級乘法電路，耦合到所述多個存儲器單元中的至少兩個；以及

第一級方根電路，耦合到所述第一級乘法電路。

5.根據權利要求4所述的存儲器裝置，其中所述至少一個第二級幾何平均運算元包括：

第二級乘法電路，耦合到所述多個第一級幾何平均運算元中的至少兩個；以及

第二級方根電路，耦合到所述第二級乘法電路。

6.根據權利要求1所述的存儲器裝置，進一步包括耦合到所述存儲器狀態讀取器的人工神經元。

7.根據權利要求6所述的存儲器裝置，其中

所述人工神經元占據的面積比所述多個存儲器單元中的每一個大至少一百倍。

8.根據權利要求6所述的存儲器裝置，其中

所述人工神經元占據8000F²或更大的面積；以及

所述多個存儲器單元中的每一個占據30F²或更小的面積，其中F²為表示技術節點的最小可解析特征的相對面積單位。

9.根據權利要求1所述的存儲器裝置，其中所述存儲器狀態讀取器被配置成：

接收對應于基于所述至少一個第二級幾何平均運算元的輸出的存儲器狀態的存儲器電流；

當所述存儲器電流低于第一參考電流時，確定所述多個存儲器單元的存儲器狀態處于高電阻狀態；

當所述存儲器電流在所述第一參考電流與第二參考電流之間，所述第二參考電流大于所述第一參考電流時，確定所述多個存儲器單元處于第一中間狀態；

當所述存儲器電流在所述第二參考電流與第三參考電流之間，所述第三參考電流大于所述第二參考電流時，確定所述多個存儲器單元處于第二中間狀態；以及

當所述存儲器電流超過所述第三參考電流，所述第三參考電流高于所述第一參考電流時，確定所述多個存儲器單元處于低電阻狀態。

10.根據權利要求9所述的存儲器裝置，其中所述存儲器狀態讀取器進一步被配置成：

將所述第一參考電流選擇為高于與所述高電阻狀態相關聯的存儲器電流分布中的最大電流；以及

將所述第三參考電流選擇為低于與所述低電阻狀態相關聯的存儲器電流分布中的最小電流。

11.根據權利要求1所述的存儲器裝置，其中

所述至少一個第二級幾何平均運算元包括兩個第二級幾何平均運算元；以及

所述存儲器狀態讀取器經由第三級幾何平均運算元耦合到所述兩個第二級幾何平均運算元。

12.根據權利要求1所述的存儲器裝置，還包括多個濾波電路，其中

所述多個第一級幾何平均運算元中的每一個經由所述多個濾波電路中的至少一個耦合到所述多個存儲器單元中的至少兩個；以及

所述濾波電路包括帶通濾波器以及最小/最大濾波器。