[發(fā)明專利]一種時序信號獲取與診斷裝置和方法

在審

• 申請?zhí)枺?/td>: 201811466962.0
• 申請日: 2018-12-03
• 公開（公告）號: CN109669834A
• 公開（公告）日: 2019-04-23
• 發(fā)明（設計）人: 張廣樂;孔祥濤
• 申請（專利權(quán)）人: 鄭州云海信息技術(shù)有限公司
• 主分類號: G06F11/273
• 分類號: G06F11/273;G06F11/32
• 代理公司: 北京連和連知識產(chǎn)權(quán)代理有限公司 11278
• 代理人: 李欽鵬

本發(fā)明公開了一種時序信號獲取與診斷裝置，包括：FPGA單元，用于從外部時序信號源獲取串行傳輸和/或并行傳輸?shù)臅r序信號的采樣數(shù)據(jù)；和主控單元，與FPGA單元相連，用于將待獲取時序信號的配置信息傳送給FPGA單元，以及接收FPGA單元相應獲取的采樣數(shù)據(jù)并將采樣數(shù)據(jù)與理論數(shù)據(jù)進行比對、判斷二者是否一致并生成診斷報告，F(xiàn)PGA單元根據(jù)配置信息獲取采樣數(shù)據(jù)。本發(fā)明采用主控單元搭配FPGA單元的配置，不僅能夠通過FPGA單元簡單可靠地抓取所有時序信號，而且能夠通過主控單元自動判斷時序信號是否符合設計要求；同時，本發(fā)明的裝置還具有液晶觸摸控制及時序信號自動保存功能，操作簡單，可有效降低服務器研發(fā)周期和故障定位時間。

技術(shù)領(lǐng)域

本發(fā)明涉及服務器技術(shù)領(lǐng)域，更具體地，特別是指一種時序信號獲取與診斷裝置和方法。

背景技術(shù)

作為服務器穩(wěn)定運行的保障，時序信號不僅在研發(fā)設計階段占據(jù)重要地位，而且在服務器出現(xiàn)故障時，往往也是優(yōu)先排查的故障因素。服務器時序信號是否符合芯片上/下電設計要求，既關(guān)乎服務器產(chǎn)品研發(fā)設計周期，也關(guān)乎服務器產(chǎn)品工作運行穩(wěn)定。

示波器，顧名思義，就是顯示電信號波形的機器。它的核心功能就是把肉眼看不見的電信號變換成看得見的圖像，將被測信號的實際波形顯示在屏幕上，以供工程師查找定位問題或評估系統(tǒng)性能等等。

當前服務器研發(fā)及故障調(diào)試階段，通常使用示波器抓取信號波形，根據(jù)波形對比芯片設計手冊上/下電時序要求，從而判斷實際設計中時序信號是否符合設計手冊要求。然而，當需要多次測量時序信號時，使用示波器手動抓取需設計人員進行大量重復性操作，采樣難度大，并且采樣結(jié)果需人工判斷是否符合規(guī)范，工作效率低。因此，采用上述手段采集時序信號波形并判斷其是否符合規(guī)范，大大降低了服務器開發(fā)進度和問題定位時效性。

針對上述現(xiàn)有技術(shù)的缺陷，本領(lǐng)域亟待需要一種能夠以簡單高效的方式對服務器時序信號進行測量及自動診斷的方案。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明實施例的目的在于提出一種時序信號獲取與診斷裝置和方法，能夠解決現(xiàn)有技術(shù)使用示波器手動抓取時序信號采樣難度大并且人工判斷采樣結(jié)果是否符合規(guī)范工作效率低的問題。

基于上述目的，本發(fā)明實施例的一方面提供了一種時序信號獲取與診斷裝置，包括：

FPGA單元，用于從外部時序信號源獲取串行傳輸和/或并行傳輸?shù)臅r序信號的采樣數(shù)據(jù)；和

主控單元，與FPGA單元相連，用于將待獲取時序信號的配置信息傳送給FPGA單元，以及接收FPGA單元相應獲取的采樣數(shù)據(jù)并將采樣數(shù)據(jù)與理論數(shù)據(jù)進行比對、判斷二者是否一致并生成診斷報告，

其中，F(xiàn)PGA單元根據(jù)配置信息獲取采樣數(shù)據(jù)。

在一些實施方式中，該裝置還包括：

時序信號電壓轉(zhuǎn)換單元，與FPGA單元和外部時序信號源相連，用于將時序信號轉(zhuǎn)換為3.3V時序信號并將3.3V時序信號發(fā)送至FPGA單元。

在一些實施方式中，該裝置還包括：

顯示單元，與主控單元相連，用于接收并顯示來自主控單元的診斷報告和裝置的運行狀態(tài)信息以及將操作人員的輸入發(fā)送至主控單元。

在一些實施方式中，輸入包括修改配置信息的命令，主控單元響應于命令而修改配置信息。

在一些實施方式中，該裝置還包括：

存儲單元，與主控單元相連，用于存儲配置信息、采樣數(shù)據(jù)以及診斷報告。

在一些實施方式中，該裝置還包括：

DC-DC電壓轉(zhuǎn)換單元，分別與主控單元和FPGA單元相連，用于為主控單元和FPGA單元提供3.3V工作電壓。