[發明專利]制造集成電路器件的方法

有效

• 申請號: 201811464000.1
• 申請日: 2018-12-03
• 公開（公告）號: CN110021520B
• 公開（公告）日: 2023-07-11
• 發明（設計）人: 鄭祥教;姜潤升;李成禧;李知承;李炫哲
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/033
• 分類號: H01L21/033
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王新華

提供了制造集成電路器件的方法。該方法可以使用包括一個光刻工藝和兩個雙重圖案化工藝的四重圖案化技術(QPT)工藝在襯底上形成特征圖案。通過第一個雙重圖案化工藝獲得的犧牲間隔物和通過第二個雙重圖案化工藝獲得的間隔物可以在特征層上形成在相等的水平面處。

技術領域

本發明構思總地涉及制造集成電路器件的方法，更具體地，涉及使用四重圖案化技術(QPT)工藝制造集成電路器件的方法。

背景技術

制造具有高集成密度的集成器件可以包括形成精細圖案。為了在小的區域中形成大量器件，減小各器件的尺寸可以是有益的，因此減小期望形成的圖案的節距以及圖案之間的間隙也可以是有益的。隨著半導體器件的設計規則迅速減少，由于光刻工藝中的分辨率極限，形成具有精細節距的精細圖案會是不容易的。因此，已經發展了允許精細圖案在光刻工藝中的分辨率極限內形成的制造方法。

發明內容

本發明構思的示例實施方式提供了制造集成電路器件的方法，該方法允許高密度圖案通過使用具有在現有光刻工藝中的分辨率極限內可實現的尺寸的圖案通過簡化的工藝而形成，即使當該高密度圖案具有相對小的寬度和相對小的節距時。

根據本發明構思的示例實施方式，制造集成電路器件的方法可以包括在襯底上形成包括第一材料的層、以及形成成對的犧牲間隔物，在該成對的犧牲間隔物之間限定犧牲間隔物凹陷。犧牲間隔物凹陷可以暴露所述層的一部分，并且該成對的犧牲間隔物可以包括第一材料。該方法還可以包括形成包括多個第一部分和第二部分的間隔物層、以及形成與間隔物層的第二部分重疊的保護圖案。間隔物層的所述多個第一部分的每個可以在該成對的犧牲間隔物的側壁中的相應一個上延伸，并且間隔物層的第二部分可以與所述層的所述部分重疊，間隔物層可以包括與第一材料不同的第二材料。該方法還可以包括：去除保護圖案的上部、間隔物層的上部和該成對的犧牲間隔物的上部，以暴露該成對的犧牲間隔物的下部；在保護圖案與間隔物層的第二部分重疊時，去除該成對的犧牲間隔物的下部以暴露所述層的多個第一蝕刻區域；去除保護圖案以暴露間隔物層的第二部分；去除間隔物層的第二部分以形成多個間隔物并暴露所述層的第二蝕刻區域；以及通過使用所述多個間隔物作為蝕刻掩模來蝕刻所述層。所述多個間隔物可以暴露所述層的多個蝕刻區域，所述層的所述多個蝕刻區域可以包括所述層的所述多個第一蝕刻區域和第二蝕刻區域。

根據本發明構思的示例實施方式，制造集成電路器件的方法可以包括在襯底上形成層、在所述層上形成多個犧牲間隔物、以及形成包括多個第一部分和多個第二部分的間隔物層。所述多個犧牲間隔物可以暴露所述層的多個部分。所述多個第一部分中的每個可以在所述多個犧牲間隔物的側壁中的相應一個上延伸，并且所述多個第二部分中的每個可以與所述層的所述多個部分中的一個重疊，并且間隔物層可以限定多個間隔物層凹陷，所述多個間隔物層凹陷中的一個可以在所述多個犧牲間隔物中的兩個相鄰的犧牲間隔物之間。該方法還可以包括：分別在所述多個間隔物層凹陷中形成多個保護圖案；在所述多個保護圖案分別與間隔物層的所述多個第二部分重疊時，去除間隔物層的上部以暴露所述多個犧牲間隔物；去除所述多個犧牲間隔物以暴露所述層的多個第一蝕刻區域；去除所述多個保護圖案以暴露間隔物層的所述多個第二部分；去除間隔物層的所述多個第二部分以暴露所述層的多個第二蝕刻區域從而形成多個間隔物；以及通過使用所述多個間隔物作為蝕刻掩模而蝕刻所述層的所述多個第一蝕刻區域和所述多個第二蝕刻區域。所述多個保護圖案的每個可以與間隔物層的所述多個第二部分中的相應一個重疊。所述多個第二蝕刻區域可以與所述多個第一蝕刻區域間隔開，并且所述多個間隔物的每個可以包括間隔物層的所述多個第一部分中的相應一個的一部分。