[發(fā)明專利]一種FPGA板卡在線更新的方法、系統(tǒng)及設(shè)備

在審

• 申請(qǐng)?zhí)枺?/td>: 201811463889.1
• 申請(qǐng)日: 2018-12-03
• 公開(kāi)（公告）號(hào): CN109542492A
• 公開(kāi)（公告）日: 2019-03-29
• 發(fā)明（設(shè)計(jì)）人: 殷奎龍
• 申請(qǐng)（專利權(quán)）人: 鄭州云海信息技術(shù)有限公司
• 主分類號(hào): G06F8/654
• 分類號(hào): G06F8/654
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 羅滿

1.一種FPGA板卡在線更新的方法，其特征在于，包括：

接收輸入的FPGA板卡更新請(qǐng)求；

根據(jù)所述FPGA板卡更新請(qǐng)求獲取配置文件存至FPGA Flash；其中，所述FPGA Flash掛載于CPLD上；

調(diào)用所述CPLD的PFL IP內(nèi)核觸發(fā)FPGA板卡重配置，以使所述FPGA板卡加載所述配置文件完成更新。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，根據(jù)所述FPGA板卡更新請(qǐng)求獲取配置文件存至FPGA Flash，包括：

CPU通過(guò)JTAG接口連接所述FPGA Flash，并將所述配置文件存至所述FPGA Flash。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，還包括：

當(dāng)所述FPGA板卡加載所述配置文件完成更新后，輸出更新完成的提示信息。

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，在所述FPGA板卡加載所述配置文件完成更新之后，還包括：

對(duì)更新時(shí)間、配置文件版本信息及更新次數(shù)進(jìn)行記錄。

5.一種FPGA板卡在線更新的系統(tǒng)，其特征在于，包括：

接收模塊，用于接收輸入的FPGA板卡更新請(qǐng)求；

獲取模塊，用于根據(jù)所述FPGA板卡更新請(qǐng)求獲取配置文件存至FPGA Flash；其中，所述FPGA Flash掛載于CPLD上；

調(diào)用模塊，用于調(diào)用所述CPLD的PFL IP內(nèi)核觸發(fā)FPGA板卡重配置，以使所述FPGA板卡加載所述配置文件完成更新。

6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其特征在于，所述獲取模塊包括：

存儲(chǔ)子模塊，用于CPU通過(guò)JTAG接口連接所述FPGA Flash，并將所述配置文件存至所述FPGA Flash。

7.根據(jù)權(quán)利要求5所述的系統(tǒng)，其特征在于，還包括：

輸出模塊，用于當(dāng)所述FPGA板卡加載所述配置文件完成更新后，輸出更新完成的提示信息。

8.根據(jù)權(quán)利要求7所述的系統(tǒng)，其特征在于，還包括：

記錄模塊，用于在所述FPGA板卡加載所述配置文件完成更新之后，對(duì)更新時(shí)間、配置文件版本信息及更新次數(shù)進(jìn)行記錄。

9.一種FPGA板卡在線更新設(shè)備，其特征在于，包括：

存儲(chǔ)器，用于存儲(chǔ)計(jì)算機(jī)程序；

處理器，用于執(zhí)行所述計(jì)算機(jī)程序時(shí)實(shí)現(xiàn)如權(quán)利要求1至4任一項(xiàng)所述FPGA板卡在線更新的方法的步驟。

10.一種計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)上存儲(chǔ)有計(jì)算機(jī)程序，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)如權(quán)利要求1至4任一項(xiàng)所述FPGA板卡在線更新的方法的步驟。