[發明專利]一種全橋同步整流控制器

有效

• 申請號: 201811463425.0
• 申請日: 2018-12-03
• 公開（公告）號: CN109617430B
• 公開（公告）日: 2019-10-29
• 發明（設計）人: 肖華
• 申請（專利權）人: 廣州金升陽科技有限公司;深圳南云微電子有限公司
• 主分類號: H02M7/219
• 分類號: H02M7/219
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種全橋同步整流控制器，應用于推挽變換器或全橋變換器，其特征在于：包括兩個自驅型PMOS同步整流管MP31和MP32、兩個它驅型NMOS同步整流管MN31和MN32、同步整流邏輯模塊1、同步整流邏輯模塊2、最小導通時間模塊、VDS1引腳、VDS2引腳、VCC引腳和VSS引腳；

所述VDS1引腳用于連接變壓器副邊繞組Ns1的一端，所述VDS2引腳用于連接變壓器副邊繞組Ns1的另一端，所述VCC引腳用于連接推挽變換器或全橋變換器的輸出端，所述VSS引腳用于連接推挽變換器或全橋變換器的輸出地；

同步整流管MP31的源端連接VCC引腳、漏端連接VDS1引腳、柵端連接VDS2引腳，同步整流管MP32的源端連接VCC引腳、漏端連接VDS2引腳，柵端連接VDS1引腳，同步整流管MN31的漏端連接VDS1引腳、源端連接VSS引腳、柵端連接同步整流邏輯模塊1的第三端，同步整流管MN32的漏端連接VDS2引腳、源端連接VSS引腳、柵端連接同步整流邏輯模塊2的第三端，同步整流管MN31的襯底和同步整流管MN32的襯底連接至VSS引腳；同步整流管MP31的襯底和同步整流管MP32的襯底連接至VCC引腳；

所述最小導通時間模塊通過其第一端檢測VDS1引腳電壓，產生第一最小導通時間信號，通過其第三端輸出至同步整流邏輯模塊1的第二端；同時最小導通時間模塊通過其第二端檢測VDS2引腳電壓，產生第二最小導通時間信號，通過其第四端輸出至同步整流邏輯模塊2的第二端；

所述同步整流邏輯模塊1通過其第一端檢測VDS1引腳電壓，通過其第二端接受最小導通時間模塊輸出的信號，通過其第三端輸出控制信號控制NMOS同步整流管MN31的開通與關斷；

所述同步整流邏輯模塊2通過其第一端檢測VDS2引腳電壓，通過其第二端接收最小導通時間模塊輸出的信號，通過其第三端輸出控制信號控制NMOS同步整流管MN32的導通與關斷。

2.根據權利要求1所述的全橋同步整流控制器，其特征在于：

通過最小導通時間模塊設置同步整流管MN31的開通閾值VTH_on1、同步整流管MN32的開通閾值VTH_on2；

通過同步整流邏輯模塊1設置同步整流管MN31的關斷閾值VTH_off1，且VTH_on1低于VTH_off1，VTH_off1低于輸出地VSS；

通過同步整流邏輯模塊2設置同步整流管MN32的關斷閾值VTH_off2，且VTH_on2低于VTH_off2，VTH_off2低于輸出地VSS；

當VDS1引腳的電壓由高電平下降為負壓時，最小導通時間模塊第三端輸出的第一最小導通時間信號為低電平且持續時間為t1，在此時間t1內同步整流邏輯模塊1第三端輸出高電平開通NMOS同步整流管MN31；在時間t1之后，最小導通時間模塊第三端輸出的第一最小導通時間信號由低電平上升為高電平，同步整流邏輯模塊1第三端繼續輸出高電平開通NMOS同步整流管MN31，直到VDS1引腳的電壓由低于同步整流管MN31的關斷閾值VTH_off1到高于同步整流管MN31的關斷閾值VTH_off1時，同步整流邏輯模塊1第三端才輸出低電平關斷NMOS同步整流管MN31；

當VDS2引腳的電壓由高電平下降為負壓時，最小導通時間模塊第四端輸出的第二最小導通時間信號為低電平且持續時間為t2，在此時間t2內同步整流邏輯模塊2第三端輸出高電平開通NMOS同步整流管MN32；在時間t2之后，最小導通時間模塊第四端輸出的第二最小導通時間信號由低電平上升為高電平，同步整流邏輯模塊2第三端繼續輸出高電平開通NMOS同步整流管MN32，直到VDS2引腳的電壓由低于同步整流管MN32的關斷閾值VTH_off2到高于同步整流管MN32的關斷閾值VTH_off2時，同步整流邏輯模塊2第三端才輸出低電平關斷NMOS同步整流管MN32。

3.根據權利要求2所述的全橋同步整流控制器，其特征在于：同步整流管MN31的開通閾值VTH_on1和同步整流管MN32的開通閾值VTH_on2相同；同步整流管MN31的關斷閾值VTH_off1和同步整流管MN32的關斷閾值VTH_off2相同。

4.根據權利要求2所述的全橋同步整流控制器，其特征在于：t1＝t2。