[發明專利]一種PCB板上高速線的補長方法及相關裝置

有效

• 申請號: 201811463383.0
• 申請日: 2018-12-03
• 公開（公告）號: CN109583094B
• 公開（公告）日: 2022-03-08
• 發明（設計）人: 梁磊
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G06F30/394
• 分類號: G06F30/394
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 羅滿

本申請所提供的一種PCB板上高速線的補長方法，包括：獲取PCB連接器的時延，以及PCB板的介電常數和高速線的標準長度；根據時延和介電常數確定目標高速線的傳輸距離；根據傳輸距離和標準長度確定目標高速線的PCB長度；根據PCB長度對目標高速線進行補長。通過確定信號在高速線中的傳輸距離。在設定統一的標準長度后，可以利用標準長度減去實際的傳輸距離得到需要補長的距離，目的使各高速線的傳輸距離加上相應的補長距離得到的應滿足標準長度，從而提高了PCB板的質量水平，為電路硬件的發展提供便利。本申請還提供一種PCB板上高速線的補長系統、一種計算機可讀存儲介質和一種PCB板補長終端，具有上述有益效果。

技術領域

本申請涉及電路硬件設計領域，特別涉及一種PCB板上高速線的補長方法及相關裝置。

背景技術

近年來，隨著PCB電路板上的信號速率越來越快，高速線等長的要求越來越嚴格。INTEL要求8G速率的PCIE3.0信號TX0和TX1組內等長500mil，即TX0和TX1的長度差異不能超過500mil。然而，隨著連接器差分線對數的增加，由于結構上的差異，不可避免使差分線間的延時變大。典型的，單wafer 6pair的連接器最長與最短差分線間的延時已經達到了300ps以上，這個延時足可以使PCB上的信號傳輸2000mil，遠遠大于intel要求的500mil。

因此如何解決因高速線長度差異帶來的PCB板質量問題是本領域技術人員亟需解決的技術問題。

發明內容

本申請的目的是提供一種PCB板上高速線的補長方法、一種PCB板上高速線的補長系統、一種計算機可讀存儲介質和一種PCB板補長終端，解決因高速線長度差異帶來的PCB板質量問題。

為解決上述技術問題，本申請提供一種PCB板上高速線的補長方法，具體技術方案如下：

獲取PCB連接器的時延，以及所述PCB板的介電常數和所述高速線的標準長度；

根據所述時延和所述介電常數確定目標高速線的傳輸距離；

根據所述傳輸距離和所述標準長度確定所述目標高速線的PCB長度；

根據所述PCB長度對所述目標高速線進行補長。

其中，根據所述時延和所述介電常數確定所述目標高速線的傳輸距離包括：

利用公式v＝3*10^8/sqrt(Er)確定傳輸速度；其中3*10^8為光速，Er為所述介電常數，v為所述傳輸速度；

將所述時延和所述傳輸速度的乘積作為所述目標高速線的傳輸距離。

其中，獲取PCB連接器的時延包括：

獲取PCB連接器上所有晶元的所有差分對的時延。

其中，根據所述PCB長度對所述目標高速線進行補長包括：

利用PCB設計軟件根據所述PCB長度對所述目標高速線進行補長。

本申請還提供一種PCB板上高速線的補長系統，包括：

獲取模塊，用于獲取PCB連接器的時延、所述PCB板的介電常數和所述高速線的標準長度；

距離確定模塊，用于根據所述時延和所述介電常數確定目標高速線的傳輸距離；

長度確定模塊，用于根據所述傳輸距離和所述標準長度確定所述目標高速線的PCB長度；

補長模塊，用于根據所述PCB長度對所述目標高速線進行補長。

其中，所述距離確定模塊包括：

第一確定單元，用于利用公式v＝3*10^8/sqrt(Er)確定傳輸速度；其中3*10^8為光速，Er為所述介電常數，v為所述傳輸速度；