[發(fā)明專利]半導(dǎo)體結(jié)構(gòu)的互連方法與半導(dǎo)體互連結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 201811460134.6
• 申請日: 2018-11-30
• 公開（公告）號: CN111261578A
• 公開（公告）日: 2020-06-09
• 發(fā)明（設(shè)計）人: 吳秉桓
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/522
• 代理公司: 北京律智知識產(chǎn)權(quán)代理有限公司 11438
• 代理人: 袁禮君;闞梓瑄

本公開提供一種用于半導(dǎo)體互連結(jié)構(gòu)的互連方法與半導(dǎo)體互連結(jié)構(gòu)。互連方法包括：提供堆疊結(jié)構(gòu)，堆疊結(jié)構(gòu)包括多層鍵合的晶圓，每層晶圓的上表面設(shè)置有重布線層，重布線層包括多條金屬導(dǎo)線；對堆疊結(jié)構(gòu)垂直制作具有第一直徑和第一長度的第一盲孔，第一盲孔在每層晶圓中的穿透位置位于金屬導(dǎo)線之間，且第一直徑小于金屬導(dǎo)線的間距；以第一盲孔的中心為圓心制作具有第二直徑和第一長度的第二盲孔，以使第二盲孔的側(cè)壁露出金屬導(dǎo)線，第二直徑大于金屬導(dǎo)線之間的間距；填充導(dǎo)電材料于第二盲孔。本公開的互連方法可以通過一次掩模刻蝕制程制作使堆疊結(jié)構(gòu)中各層晶圓或芯片進行電連接的半導(dǎo)體互連結(jié)構(gòu)。

技術(shù)領(lǐng)域

本公開涉及集成電路制造技術(shù)領(lǐng)域，具體而言，涉及一種用于半導(dǎo) 體互連結(jié)構(gòu)的互連方法與半導(dǎo)體互連結(jié)構(gòu)。

背景技術(shù)

在集成電路制造過程中，對多個芯片進行堆疊并建立機械連接和電 連接是減小集成電路體積的重要方法。現(xiàn)行的做法通常先對需要堆疊的 各芯片制作TSV(ThroughSilicon Vias，硅通孔)，然后形成每個TSV的 凸點(Micro-Bump)，最后使用片對片或片對晶圓的方式進行定位鍵合， 利用各凸點和TSV實現(xiàn)上層芯片和下層芯片的電連接。

首先，在片對片或片對晶圓的鍵合過程中，效率低導(dǎo)致成本高。另 外，需要預(yù)先對各芯片制作TSV，并制作凸點，在鍵合過程中定位失誤、 連接失誤的風(fēng)險較大，容易導(dǎo)致上下層芯片之間的電連接通路斷開，造 成良品率下降。

因此，需要一種能夠克服上述問題的芯片間電連接解決方案。

需要說明的是，在上述背景技術(shù)部分公開的信息僅用于加強對本公 開的背景的理解，因此可以包括不構(gòu)成對本領(lǐng)域普通技術(shù)人員已知的現(xiàn) 有技術(shù)的信息。

發(fā)明內(nèi)容

本公開的目的在于提供一種用于半導(dǎo)體互連結(jié)構(gòu)的互連方法與半導(dǎo) 體互連結(jié)構(gòu)，用于至少在一定程度上克服由于相關(guān)技術(shù)的限制和缺陷而 導(dǎo)致的半導(dǎo)體互連結(jié)構(gòu)制造程序復(fù)雜、良品率低等問題。

根據(jù)本公開實施例的第一方面，提供一種用于半導(dǎo)體互連結(jié)構(gòu)的互 連方法，包括：提供堆疊結(jié)構(gòu)，所述堆疊結(jié)構(gòu)包括多層鍵合的晶圓或芯 片，每層所述晶圓或芯片包括襯底和布線層，所述布線層包括多條金屬 導(dǎo)線；對所述堆疊結(jié)構(gòu)垂直制作具有第一直徑和第一長度的第一盲孔， 所述第一盲孔在每層所述晶圓或芯片中的穿透位置位于所述金屬導(dǎo)線之 間，且所述第一直徑小于所述金屬導(dǎo)線的間距，所述第一長度小于所述 堆疊結(jié)構(gòu)的高度以所述第一盲孔的中心為中心制作具有第二直徑和所述 第一長度的第二盲孔，以使所述第二盲孔的側(cè)壁露出所述金屬導(dǎo)線的端 面，所述第二直徑大于所述金屬導(dǎo)線之間的間距；填充導(dǎo)電材料于所述 第二盲孔。

在本公開的一種示例性實施例中，所述以所述第一盲孔的中心為中 心制作具有第二直徑和所述第一長度的第二盲孔包括：

通過第一濕法蝕刻制程將所述第一盲孔位于每層所述晶圓或芯片襯 底中的部分擴寬至所述第二直徑；

通過第二濕法蝕刻制程將所述第一盲孔位于每層所述晶圓或芯片的 布線層中的部分擴寬至所述第二直徑以露出所述金屬導(dǎo)線的端面，形成 所述第二盲孔。

在本公開的一種示例性實施例中，還包括：

在所述第二盲孔的內(nèi)表面制作介電隔離層；

蝕刻所述介電隔離層以露出所述金屬導(dǎo)線的端面和所述第二盲孔的 底部。

在本公開的一種示例性實施例中，所述在被蝕刻的材料表面制作介 電隔離層包括通過化學(xué)氣相淀積工藝對被蝕刻的材料的表面沉積SiCN。

在本公開的一種示例性實施例中，所述蝕刻所述介電隔離層以露出 所述金屬導(dǎo)線的端面和所述第二盲孔的底部包括：

通過等離子干蝕刻制程蝕刻所述金屬導(dǎo)線位置的介電隔離層以露出 所述金屬導(dǎo)線的端面、部分上表面和所述第二盲孔的底部。