[發(fā)明專利]序列的循環(huán)移位裝置及方法、存儲介質(zhì)

有效

• 申請?zhí)枺?/td>: 201811455830.8
• 申請日: 2018-11-30
• 公開（公告）號: CN111262592B
• 公開（公告）日: 2022-10-25
• 發(fā)明（設計）人: 燕威;謝靜;徐志昆
• 申請（專利權）人: 展訊半導體（南京）有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 北京集佳知識產(chǎn)權代理有限公司 11227
• 代理人: 張振軍;吳敏

一種序列的循環(huán)移位裝置及方法、存儲介質(zhì)，裝置包括：第一組循環(huán)移位寄存器，包括多個第一循環(huán)移位器；第二組循環(huán)移位寄存器，包括多個第二循環(huán)移位器，第k個第一循環(huán)移位器的各個輸出端依次連接至各個第二循環(huán)移位器的第k個輸入端，k為正整數(shù)；順序重排模塊，適于接收各個第二循環(huán)移位器的輸出端的輸出數(shù)據(jù)，對輸出數(shù)據(jù)的次序進行重排，得到輸出序列；對長度為x的序列移位v時，c個第一循環(huán)移位器接收序列拆分得到的子序列并移位，移位的位數(shù)是根據(jù)x、v和c確定的，c是外部輸入的，子序列的長度d個第二循環(huán)移位器移位的位數(shù)是根據(jù)x、v和c確定的，v、x、c、d為正整數(shù)，x≤c·d。本發(fā)明的方案可以降低移位復雜度。

技術領域

本發(fā)明涉及數(shù)字電路技術領域，具體地涉及一種序列的循環(huán)移位裝置及方法、存儲介質(zhì)。

背景技術

當前，主流的序列循環(huán)移位運算的實現(xiàn)方法包括準循環(huán)低密度校驗碼移位網(wǎng)絡(QuasiCyclicLDPCshiftnetwork，簡稱QSN)網(wǎng)絡、Banyan網(wǎng)絡、Benes網(wǎng)絡。當循環(huán)序列長度較小時，三種網(wǎng)絡都可以很好的實現(xiàn)。但是，由于三種循環(huán)移位網(wǎng)絡的實現(xiàn)復雜度與輸入位寬的平方成正比，當輸入序列長度較大時，網(wǎng)絡的實現(xiàn)復雜度變得不可接受。而在實際的數(shù)字信號算法中，處理大尺度的序列循環(huán)移位操作非常常見，因而難以直接采用以上三種網(wǎng)絡實現(xiàn)序列長度很長的循環(huán)移位運算。

然而，在實際的數(shù)字信號處理算法中，往往需要對各種不同長度的序列進行循環(huán)移位操作。因而，設計可配置、多尺度兼容的循環(huán)移位網(wǎng)絡是亟待解決的關鍵問題之一。

發(fā)明內(nèi)容

本發(fā)明解決的技術問題是如何支持較長序列的移位運算的同時，還能夠降低循環(huán)移位裝置復雜度。

為解決上述技術問題，本發(fā)明實施例提供一種序列的循環(huán)移位裝置，包括：第一組循環(huán)移位寄存器，包括多個第一循環(huán)移位器；第二組循環(huán)移位寄存器，包括多個第二循環(huán)移位器，第k個第一循環(huán)移位器的各個輸出端依次連接至各個第二循環(huán)移位器的第k個輸入端，k為正整數(shù)；順序重排模塊，適于接收所述第二組循環(huán)移位寄存器中各個第二循環(huán)移位器的輸出端的輸出數(shù)據(jù)，對各個輸出端的輸出數(shù)據(jù)的次序進行重排，以得到輸出序列；其中，對長度為x的序列移位v時，對于所述第一組循環(huán)移位寄存器中的c個第一循環(huán)移位器，各個第一循環(huán)移位器分別接收所述序列拆分得到的子序列，并進行移位，移位的位數(shù)是根據(jù)x、v和c確定的，c是外部輸入的，所述子序列的長度為d，對于所述第二組循環(huán)移位寄存器中的d個第二循環(huán)移位器，每個第二循環(huán)移位器移位的位數(shù)是根據(jù)x、v和c確定的，其中，v、x、c、d均為正整數(shù)，x≤c·d，表示上取整。

可選的，每一第二循環(huán)移位器包括j個輸出端，所述順序重排模塊的各個輸入端依次獲取每一第二循環(huán)移位器的輸出端的輸出數(shù)據(jù)，且所述順序重排模塊的各個輸出端劃分為j個組，其中第i個組依次輸出每一第二循環(huán)移位器的第i個輸出端的輸出比特，j為正整數(shù)，i為從1到j的正整數(shù)。

可選的，所述循環(huán)移位裝置還包括：第一控制模塊，適于控制所述第一組循環(huán)移位寄存器中的c個第一循環(huán)移位器各自移位m位，并控制所述第二組循環(huán)移位寄存器中的第i個第二循環(huán)移位器移位s_i位，其中，m＝(v+f)mod d，m、f、s_i為非負整數(shù)，f為當cx/d時，在第c個子序列的末尾補充的預設元素的數(shù)量，f＝c·d-x。

可選的，所述循環(huán)移位裝置還包括：第二控制模塊，適于控制所述第一組循環(huán)移位寄存器中的第i個第一循環(huán)移位器移位s_i位，并控制所述第二組循環(huán)移位寄存器中的d個第二循環(huán)移位器各自移位m位；其中，m＝(v+f)mod d，s_i、f、m為非負整數(shù)，f為當cx/d時，在第c個子序列的末尾補充的預設元素的數(shù)量，f＝c·d-x。

可選的，所述第一組循環(huán)移位寄存器中的多個第一循環(huán)移位器選自：QSN網(wǎng)絡模塊、Banyan網(wǎng)絡模塊、Benes網(wǎng)絡模塊。