[發明專利]一種利用閾值電壓限定的數據選擇器

有效

• 申請號: 201811451314.8
• 申請日: 2018-11-30
• 公開（公告）號: CN109711203B
• 公開（公告）日: 2022-11-11
• 發明（設計）人: 汪鵬君;李立威;張躍軍;陳博;李剛
• 申請（專利權）人: 寧波大學
• 主分類號: G06F21/75
• 分類號: G06F21/75;G06F21/55
• 代理公司: 寧波奧圣專利代理有限公司 33226
• 代理人: 方小惠

1.一種利用閾值電壓限定的數據選擇器，其特征在于包括兩個與門、一個或門和三個緩沖器，兩個所述的與門和所述的或門的工作邏輯分別為三相雙軌預充邏輯，每個所述的與門和所述的或門分別具有預充控制端、放電控制端、求值控制端、第一輸入端、第一反相輸入端、第二輸入端、第二反相輸入端、輸出端和反相輸出端，將兩個所述的與門分別稱為第一與門和第二與門，將三個所述的緩沖器分別稱為第一緩沖器、第二緩沖器和第三緩沖器，所述的第一與門的放電控制端、所述的第二與門的放電控制端和所述的第一緩沖器的輸入端連接且其連接端為所述的數據選擇器的放電控制端，用于接入放電控制信號，所述的第一與門的預充控制端、所述的第二與門的預充控制端和所述的第二緩沖器的輸入端連接且其連接端為所述的數據選擇器的預充控制端，用于接入預充控制信號，所述的第一與門的求值控制端、所述的第二與門的求值控制端和所述的第三緩沖器的輸入端連接且其連接端為所述的數據選擇器的求值控制端，用于接入求值控制信號，所述的第一緩沖器的輸出端和所述的或門的放電控制端連接，所述的第二緩沖器的輸出端和所述的或門的預充控制端連接，所述的第三緩沖器的輸出端和所述的或門的求值控制端連接，所述的第一與門的第一輸入端為所述的數據選擇器的第一輸入端，用于接入第一輸入信號，所述的第一與門的第一反相輸入端為所述的數據選擇器的第一反相輸入端，用于接入第一輸入信號的反相信號，所述的第二與門的第一輸入端為所述的數據選擇器的第二輸入端，用于接入第二輸入信號，所述的第二與門的第一反相輸入端為所述的數據選擇器的第二反相輸入端，用于接入第二輸入信號的反相信號，所述的第一與門的第二反相輸入端和所述的第二與門的第二輸入端連接且其連接端為所述的數據選擇器的選擇端，用于接入選擇信號，所述的第一與門的第二輸入端和所述的第二與門的第二反相輸入端連接且其連接端為所述的數據選擇器的反相選擇端，用于接入選擇信號的反相信號，所述的第一與門的輸出端和所述的或門的第一輸入端連接，所述的第一與門的反相輸出端和所述的或門的第一反相輸入端連接，所述的第二與門的輸出端和所述的或門的第二輸入端連接，所述的第二與門的反相輸出端和所述的或門的第二反相輸入端連接，所述的或門的輸出端為所述的選擇器的輸出端，所述的或門的反相輸出端為所述的選擇器的反相輸出端。

2.根據權利要求1所述的一種利用閾值電壓限定的數據選擇器，其特征在于每個所述的與門分別包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管和第二十一NMOS管；所述的第一PMOS管的源極接入電源，所述的第一PMOS管的柵極、所述的第一NMOS管的柵極和所述的第四NMOS管的柵極連接且其連接端為所述的與門的放電控制端，所述的第一PMOS管的漏極、所述的第二PMOS管的源極、所述的第三PMOS管的源極、所述的第四PMOS管的源極和所述的第五PMOS管的源極連接，所述的第二PMOS管的柵極和所述的第五PMOS管的柵極連接且其連接端為所述的與門的預充控制端，所述的第二PMOS管的漏極、所述的第三PMOS管的漏極、所述的第一NMOS管的漏極、所述的第二NMOS管的漏極、所述的第四PMOS管的柵極和所述的第三NMOS管的柵極連接且其連接端為所述的與門的輸出端，所述的第三PMOS管的柵極、所述的第二NMOS管的柵極、所述的第四PMOS管的漏極、所述的第三NMOS管的漏極、所述的第五PMOS管的漏極和所述的第四NMOS管的漏極連接且其連接端為所述的與門的反相輸出端；所述的第一NMOS管的源極接地，所述的第二NMOS管的源極、所述的第五NMOS管的漏極、所述的第六NMOS管的漏極、所述的第七NMOS管的漏極和所述的第八NMOS管的漏極連接，所述的第三NMOS管的源極、所述的第九NMOS管的漏極、所述的第十NMOS管的漏極、所述的第十一NMOS管的漏極和所述的第十二NMOS管的漏極連接，所述的第四NMOS管的源極接地，所述的第五NMOS管的柵極、所述的第七NMOS管的柵極、所述的第十NMOS管的柵極和所述的第十二NMOS管的柵極連接且其連接端為所述的與門的第一輸入端，所述的第五NMOS管的源極和所述的第十三NMOS管的漏極連接，所述的第六NMOS管的柵極、所述的第八NMOS管的柵極、所述的第九NMOS管的柵極和所述的第十一NMOS管的柵極連接且其連接端為所述的與門的第一反相輸入端，所述的第六NMOS管的源極和所述的第十四NMOS管的漏極連接，所述的第七NMOS管的源極和所述的第十五NMOS管的漏極連接，所述的第八NMOS管的源極和所述的第十六NMOS管的漏極連接，所述的第九NMOS管的源極和所述的第十七NMOS管的漏極連接，所述的第十NMOS管的源極和所述的第十八NMOS管的漏極連接，所述的第十一NMOS管的源極和所述的第十九NMOS管的漏極連接，所述的第十二NMOS管的源極和所述的第二十NMOS管的漏極連接，所述的第十三NMOS管的柵極、所述的第十四NMOS管的柵極、所述的第十九NMOS管的柵極和所述的第二十NMOS管的柵極連接且其連接端為所述的與門的第二輸入端，所述的第十三NMOS管的源極、所述的第十四NMOS管的源極、所述的第十五NMOS管的源極、所述的第十六NMOS管的源極、所述的第十七NMOS管的源極、所述的第十八NMOS管的源極、所述的第十九NMOS管的源極、所述的第二十NMOS管的源極和所述的第二十一NMOS管的漏極連接，所述的第十五NMOS管的柵極、所述的第十六NMOS管的柵極、所述的第十七NMOS管的柵極和所述的第十八NMOS管的柵極連接且其連接端為所述的與門的第二反相輸入端，所述的第二十一NMOS管的柵極為所述的與門的求值控制端，所述的第二十一NMOS管的源極接地，所述的第一PMOS管、所述的第二PMOS管、所述的第三PMOS管、所述的第四PMOS管和所述的第五PMOS管均為普通閾值電壓PMOS管，所述的第一NMOS管、所述的第二NMOS管、所述的第三NMOS管、所述的第四NMOS管和所述的第二十一NMOS管均為普通閾值電壓NMOS管，所述的第六NMOS管、所述的第七NMOS管、所述的第八NMOS管、所述的第十二NMOS管、所述的第十四NMOS管、所述的第十五NMOS管、所述的第十六NMOS管和所述的第二十NMOS管均為低閾值電壓NMOS管，所述的第五NMOS管、所述的第九NMOS管、所述的第十NMOS管、所述的第十一NMOS管、所述的第十三NMOS管、所述的第十七NMOS管、所述的第十八NMOS管和所述的第十九NMOS管均為高閾值電壓NMOS管。