[發明專利]鐵電存儲器件

在審

• 申請號: 201811444610.5
• 申請日: 2018-11-29
• 公開（公告）號: CN110277410A
• 公開（公告）日: 2019-09-24
• 發明（設計）人: 劉香根
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: H01L27/1159
• 分類號: H01L27/1159;H01L27/11592;H01L29/78
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 許偉群;郭放

1.一種鐵電存儲器件，包括：

半導體襯底；

溝道層，其設置在所述半導體襯底上，所述溝道層具有外延膜；

鐵電層，其設置在所述溝道層上；以及

柵電極層，其設置在所述鐵電層上。

2.如權利要求1所述的鐵電存儲器件，其中，所述鐵電層與所述溝道層接觸。

3.如權利要求1所述的鐵電存儲器件，其中，所述外延膜包括碳化硅SiC或硅鍺SiGe。

4.如權利要求3所述的鐵電存儲器件，其中，所述外延膜摻雜有n型摻雜劑或p型摻雜劑。

5.如權利要求3所述的鐵電存儲器件，其中，

所述溝道層的表面包含所述碳化硅的元素碳C或所述硅鍺的元素鍺Ge。

6.如權利要求3所述的鐵電存儲器件，其中，所述鐵電層包括氧化鉿HfO₂、氧化鋯ZrO₂和氧化鉿鋯Hf_0.5Zr_0.5O₂中的至少一種。

7.如權利要求6所述的鐵電存儲器件，其中，所述鐵電層包括碳C、硅Si、鎂Mg、鋁Al、釔Y、氮N、鍺Ge、錫Sn、鍶Sr、鉛Pb、鈣Ca、鋇Ba、鈦Ti、鋯Zr、釓Gd和鑭La中的至少一種作為摻雜劑。

8.如權利要求1所述的鐵電存儲器件，其中，所述柵電極層包括從鎢W、鈦Ti、銅Cu、鋁Al、釕Ru、鉑Pt、銥Ir、氧化銥、氮化鎢、氮化鈦、氮化鉭、碳化鎢、碳化鈦、硅化鎢、硅化鈦、硅化鉭和氧化釕中選擇的至少一種。

9.如權利要求1所述的鐵電存儲器件，還包括：

源極區和漏極區，所述源極區和所述漏極區在所述柵電極層的對置端處設置在所述半導體襯底中。

10.一種鐵電存儲器件，包括：

半導體襯底；

閾值開關層，其設置在所述半導體襯底上；

鐵電層，其設置在所述閾值開關層上；以及

柵電極層，其設置在所述鐵電層上。

11.如權利要求10所述的鐵電存儲器件，還包括：

界面絕緣層，其設置在所述半導體襯底與所述閾值開關層之間。

12.如權利要求10所述的鐵電存儲器件，其中，所述閾值開關層包括氧化硅、氮化硅、氧化鋁、氧化鋯、氧化鉿、氧化鎢、氧化鈦、氧化鎳、氧化銅、氧化錳、氧化鉭、氧化鈮和氧化鐵中的至少一種。

13.如權利要求12所述的鐵電存儲器件，其中，所述閾值開關層包括鋁Al、鑭La、鈮Nb、釩V、鉭Ta、鎢W、鉻Cr、鉬Mo、銅Cu、鋯Zr、鉿Hf、鈦Ti和鎳Ni中的至少一種作為摻雜劑。

14.如權利要求10所述的鐵電存儲器件，其中，界面絕緣層包括氧化硅、氮化硅和氮氧化硅中的至少一種。

15.如權利要求10所述的鐵電存儲器件，其中，所述鐵電層包括氧化鉿HfO₂、氧化鋯ZrO₂和氧化鉿鋯Hf_0.5Zr_0.5O₂中的至少一種。

16.一種鐵電存儲器件，包括：

半導體襯底；

鰭式結構，其設置在所述半導體襯底上并具有溝槽，所述溝槽具有底表面和側壁表面；

多個電阻層，其垂直層疊在所述溝槽中，每個電阻層具有不同的電阻；以及

柵電極層，其與所述多個電阻層中的每個電阻層電連接，

其中，所述多個電阻層設置在所述柵電極層與鐵電層之間。