[發明專利]用于點積操作的系統、方法和裝置在審
| 申請號： | 201811443526.1 | 申請日： | 2018-11-29 |
| 公開（公告）號： | CN109992300A | 公開（公告）日： | 2019-07-09 |
| 發明（設計）人： | R·薩德;S·盧巴諾維奇;A·格雷德斯廷;Z·斯波比爾;A·海內克;R·凡倫天;M·J·查尼;B·托爾;J·科巴爾;E·烏爾德-阿邁德-瓦爾;M·阿德爾曼 | 申請（專利權）人： | 英特爾公司 |
| 主分類號： | G06F9/30 | 分類號： | G06F9/30 |
| 代理公司： | 上海專利商標事務所有限公司 31100 | 代理人： | 李煒;黃嵩泉 |
| 地址： | 美國加利*** | 國省代碼： | 美國;US |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 點積 矩陣 方法和裝置 累加 字數據 矩陣操作 指令支持 指令 申請 | ||
1.一種處理器，包括：
解碼裝置，用于對指令解碼，所述指令具有用于標識第一源矩陣操作數、第二源矩陣操作數和目的地矩陣對操作數的字段；以及
執行裝置，用于執行經解碼的指令，以便：
通過對來自所標識的第一源矩陣操作數和所標識的第二源矩陣操作數的數據元素執行點積操作來計算結果；以及
將所述結果累加到所述目的地矩陣對操作數的數據元素位置中，其中，所述目的地矩陣對操作數的數據元素位置比所標識的第一源矩陣操作數和所標識的第二源矩陣操作數的數據元素的尺寸大。
2.如權利要求1所述的處理器，其中，來自所標識的第一源矩陣操作數和所標識的第二源矩陣操作數的數據元素是有符號雙字元素，并且其中，來自所標識的目的地矩陣操作數的數據元素是四字。
3.如權利要求1所述的處理器，其中，執行電路包括多個融合乘法加法器。
4.如權利要求1-3中的任一項所述的處理器，其中，所標識的目的地矩陣對操作數包括緊縮數據寄存器組的對。
5.如權利要求4所述的處理器，其中，所述緊縮數據寄存器組的對中的第一組用于存儲矩陣的連續列的第一半，并且所述緊縮數據寄存器組的對中的第二組用于存儲所述矩陣的連續列的第一半。
6.如權利要求4所述的處理器，其中，所述緊縮數據寄存器組的對中的第一組用于存儲矩陣的連續行的第一半，并且所述緊縮數據寄存器組的對中的第二組用于存儲所述矩陣的連續行的第一半。
7.如權利要求4所述的處理器，其中，所述緊縮數據寄存器組的對中的第一組用于存儲矩陣的交錯列的第一半，并且所述緊縮數據寄存器組的對中的第二組用于存儲所述矩陣的交錯列的第一半。
8.如權利要求4所述的處理器，其中，所述緊縮數據寄存器組的對中的第一組用于存儲矩陣的交錯行的第一半，并且所述緊縮數據寄存器組的對中的第二組用于存儲所述矩陣的交錯行的第一半。
9.如權利要求1-8所述的處理器，其中，當所標識的目的地矩陣對操作數的行數與所標識的第一源矩陣操作數的行數不同時，錯誤被生成。
10.如權利要求1-8所述的處理器，其中，當所標識的目的地矩陣對操作數的列數與所標識的第二源矩陣操作數的列數不同時，錯誤被生成。
11.如權利要求1-10中的任一項所述的處理器，其中，所述執行裝置進一步用于使不具有累加值的數據元素位置歸零。
12.一種方法，包括：
對指令解碼，所述指令具有用于標識第一源矩陣操作數、第二源矩陣操作數和目的地矩陣對操作數的字段；以及
執行經解碼的指令，以便：
通過對來自所標識的第一源矩陣操作數和所標識的第二源矩陣操作數的數據元素執行點積操作來計算結果；以及
將所述結果累加到所述目的地矩陣對操作數的數據元素位置中，其中，所述目的地矩陣對操作數的數據元素位置比所標識的第一源矩陣操作數和所標識的第二源矩陣操作數的數據元素的尺寸大。
13.如權利要求12所述的方法，其中，所標識的第一源矩陣操作數和所標識的第二源矩陣操作數的數據元素是有符號雙字元素，并且其中，所標識的目的地矩陣操作數的數據元素是四字。
14.如權利要求12-13中的任一項所述的方法，其中，所述執行步驟使用多個融合乘法加法器。
15.如權利要求12-14中的任一項所述的方法，其中，所標識的目的地矩陣對操作數包括緊縮數據寄存器組的對。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于英特爾公司，未經英特爾公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811443526.1/1.html，轉載請聲明來源鉆瓜專利網。
