[發明專利]半導體存儲器件和制造其的方法

有效

• 申請號: 201811432240.3
• 申請日: 2018-11-28
• 公開（公告）號: CN109841595B
• 公開（公告）日: 2023-09-12
• 發明（設計）人: 宋正宇;金光敏;李俊鎬;姜赫鎮;金容寬;韓相然;樸世根
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L21/768;H01L21/762
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 屈玉華

1.一種半導體存儲器件，包括：

第一雜質摻雜區和第二雜質摻雜區，在半導體襯底中彼此間隔開；

位線，電連接到所述第一雜質摻雜區并且跨越所述半導體襯底；

存儲節點接觸，電連接到所述第二雜質摻雜區；

第一間隔物和第二間隔物，設置在所述位線與所述存儲節點接觸之間；

絕緣圍欄，設置在所述存儲節點接觸之間；

著落墊，電連接到所述存儲節點接觸，并且垂直地重疊所述位線的一部分；以及

氣隙區，設置在所述第一間隔物與所述第二間隔物之間以及在所述位線與所述絕緣圍欄之間，

其中所述第一間隔物覆蓋所述位線的側壁，并且所述第二間隔物與所述存儲節點接觸相鄰，以及

所述第一間隔物的頂端具有比所述第二間隔物的頂端的高度高的高度，

其中所述氣隙區包括：

第一氣隙區，在所述位線與所述存儲節點接觸之間不與所述著落墊垂直地重疊；

第二氣隙區，在所述位線與所述存儲節點接觸之間垂直地重疊所述著落墊；以及

第三氣隙區，在所述位線與所述絕緣圍欄之間垂直地重疊所述著落墊，

其中所述第二氣隙區的頂端高于所述第一氣隙區的頂端并且低于所述第三氣隙區的頂端。

2.根據權利要求1所述的半導體存儲器件，其中所述存儲節點接觸的頂表面具有比所述第二間隔物的所述頂端的高度低的高度。

3.根據權利要求1所述的半導體存儲器件，還包括：

位線蓋圖案，設置在所述位線上；

凹陷區，設置在所述位線蓋圖案中，所述凹陷區的側壁至少一部分由所述著落墊共用，并且所述凹陷區的底面與所述氣隙區相鄰；以及

掩埋電介質圖案，設置在所述凹陷區中，

其中所述掩埋電介質圖案包括：

第一掩埋電介質圖案，與所述凹陷區的所述側壁接觸并且限制所述氣隙區的頂端；以及

第二掩埋電介質圖案，填充所述凹陷區，

其中所述第一掩埋電介質圖案具有比所述第二掩埋電介質圖案的密度小的密度。

4.根據權利要求3所述的半導體存儲器件，其中所述第一掩埋電介質圖案和所述第二掩埋電介質圖案的每個包括硅氮化物層和硅碳氮化物層中的至少一個。

5.根據權利要求3所述的半導體存儲器件，還包括：第三掩埋電介質圖案，在所述凹陷區的所述底面處使所述氣隙區的上部寬度變窄，

其中所述第三掩埋電介質圖案具有比所述第一掩埋電介質圖案的密度小的密度。

6.根據權利要求5所述的半導體存儲器件，其中所述第一掩埋電介質圖案和所述第三掩埋電介質圖案的每個包括碳，

其中所述第一掩埋電介質圖案的碳含量小于所述第三掩埋電介質圖案的碳含量。

7.根據權利要求1所述的半導體存儲器件，其中所述存儲節點接觸被提供為多個，并且所述多個存儲節點接觸沿著所述位線彼此間隔開成一排。

8.根據權利要求7所述的半導體存儲器件，其中：所述著落墊還垂直地重疊所述絕緣圍欄的一部分。

9.根據權利要求1所述的半導體存儲器件，其中所述氣隙區的頂端高于所述位線的頂表面。