[發明專利]具有凸塊結構的半導體器件和制造半導體器件的方法

有效

• 申請號: 201811426233.2
• 申請日: 2018-11-27
• 公開（公告）號: CN109979903B
• 公開（公告）日: 2021-07-13
• 發明（設計）人: 曹佩華;陳承先;蔡承纮;張國欽;朱立寰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

半導體器件包括襯底和設置在襯底上方的至少一個凸塊結構。至少一個凸塊結構包括設置在襯底上方的由金屬形成的柱，該金屬相對于銅或銅合金與焊料相比具有更低的可焊性。焊料合金形成在比銅或銅合金具有更低的可焊性的金屬的上表面正上方并且與金屬的上表面接觸。該柱具有大于10μm的高度。本發明實施例涉及具有凸塊結構的半導體器件和制造半導體器件的方法。

技術領域

本發明實施例涉及具有凸塊結構的半導體器件和制造半導體器件的方法。

背景技術

隨著具有更好性能的消費器件響應于消費者需求而變得越來越小，這些器件的各個組件也必須減小尺寸。構成諸如手機、計算機平板電腦等消費器件的主要組件的半導體器件已變得越來越小。隨著諸如在半導體器件之間形成連接的半導體制造技術的進步，半導體器件尺寸的減小得到滿足。

隨著電子工業基于Si通孔(TSV)技術開發三維集成電路(3D IC)，正在積極研究用于互連堆疊芯片的凸塊的處理和可靠性。在減小凸塊尺寸的過程中，凸塊的直徑減小至比倒裝芯片焊點的直徑小約一個數量級，并且體積小約1000倍。小得多的焊點尺寸增加了凸塊焊點失效的可能性。

發明內容

根據本發明的一些實施例，提供了一種半導體器件，包括：襯底；以及至少一個凸塊結構，設置在所述襯底上方，其中，所述至少一個凸塊結構包括：柱，設置在所述襯底上方，由金屬形成，與銅或銅合金至焊料合金的可焊性相比，所述金屬具有至焊料合金的更低的可焊性；以及焊料合金，形成在比銅或銅合金具有更低的可焊性的所述金屬的上表面正上方并且與所述金屬的上表面接觸；其中，所述柱具有大于10μm的高度。

根據本發明的另一些實施例，還提供了一種半導體器件，包括：第一襯底，包括第一電路；以及第二襯底；其中，所述第一襯底通過包括設置在第一柱和第二柱之間的焊料層的連接件連接至所述第二襯底，以及所述第一柱由鎳基材料形成并且具有大于10μm的高度。

根據本發明的又一些實施例，還提供了一種制造半導體器件的方法，包括：在襯底上方形成光刻膠層；圖案化所述光刻膠層以形成暴露所述襯底的多個開口；在所述多個開口中沉積比銅或銅合金材料具有更低的可焊性的金屬；在所述多個開口中的所述金屬上方形成焊料層，所述金屬比所述銅或銅合金材料具有更低的可焊性；以及去除所述光刻膠層，其中，所述焊料層與比所述銅或銅合金材料具有更低的可焊性的金屬直接接觸。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是根據本發明的實施例的凸塊結構的示意圖。

圖2A和圖2B示出了根據本發明的實施例的制造半導體器件的方法的各個操作的一個。圖2A是平面圖，并且圖2B是沿著圖2A的線A-A的截面圖。

圖3是根據本發明的實施例的示出制造半導體器件的方法的各個操作的一個的截面圖。

圖4是根據本發明的實施例的示出制造半導體器件的方法的各個操作的一個的截面圖。

圖5是根據本發明的實施例的示出制造半導體器件的方法的各個操作的一個的截面圖。

圖6是根據本發明的實施例的示出制造半導體器件的方法的各個操作的一個的截面圖。

圖7是根據本發明的實施例的示出制造半導體器件的方法的各個操作的一個的截面圖。

圖8是根據本發明的實施例的示出制造半導體器件的方法的各個操作的一個的截面圖。

圖9是根據本發明的實施例的示出制造半導體器件的方法的各個操作的一個的截面圖。