[發(fā)明專利]非易失性存儲(chǔ)裝置及非易失性存儲(chǔ)裝置的操作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201811416244.2
• 申請(qǐng)日: 2018-11-26
• 公開(kāi)（公告）號(hào): CN110390989B
• 公開(kāi)（公告）日: 2023-04-07
• 發(fā)明（設(shè)計(jì)）人: 金嶡東;高根植
• 申請(qǐng)（專利權(quán)）人: 愛(ài)思開(kāi)海力士有限公司
• 主分類號(hào): G06F13/16
• 分類號(hào): G06F13/16
• 代理公司: 北京弘權(quán)知識(shí)產(chǎn)權(quán)代理有限公司 11363
• 代理人: 許偉群;郭放

本發(fā)明提供一種非易失性存儲(chǔ)裝置和非易失性存儲(chǔ)裝置的操作方法，非易失性存儲(chǔ)裝置可以包括第一存儲(chǔ)單元陣列、第二存儲(chǔ)單元陣列、位線開(kāi)關(guān)和感測(cè)控制信號(hào)發(fā)生電路。第一存儲(chǔ)單元陣列和第二存儲(chǔ)單元陣列可以耦接到位線。所述位線開(kāi)關(guān)可以根據(jù)所述非易失性存儲(chǔ)裝置的操作時(shí)段來(lái)將所述第一存儲(chǔ)單元陣列電耦接到所述第二存儲(chǔ)單元陣列。

相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求2018年4月23日向韓國(guó)知識(shí)產(chǎn)權(quán)局提交的申請(qǐng)?zhí)枮?0-2018-0046537的韓國(guó)申請(qǐng)的優(yōu)先權(quán)，其通過(guò)引用整體合并于此。

技術(shù)領(lǐng)域

本公開(kāi)的各個(gè)實(shí)施例涉及一種集成電路技術(shù)，更具體地，涉及一種半導(dǎo)體裝置和非易失性存儲(chǔ)器件。

背景技術(shù)

電子設(shè)備包括很多電子元件，計(jì)算機(jī)系統(tǒng)包括很多半導(dǎo)體裝置，每個(gè)半導(dǎo)體裝置包括很多半導(dǎo)體。半導(dǎo)體裝置可以包括非易失性存儲(chǔ)裝置，以及可以儲(chǔ)存與半導(dǎo)體裝置的操作相關(guān)的信息。非易失性存儲(chǔ)裝置可以包括只讀存儲(chǔ)器(ROM)、可編程只讀存儲(chǔ)器(PROM)、可擦除可編程只讀存儲(chǔ)器(EPROM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)、一次性可編程(OTP)存儲(chǔ)器等。

在上述的非易失性存儲(chǔ)裝置之中，OTP存儲(chǔ)器包括熔絲陣列作為存儲(chǔ)單元陣列。熔絲陣列包括多個(gè)熔絲，以及根據(jù)熔絲的編程狀態(tài)來(lái)儲(chǔ)存各種數(shù)據(jù)。熔絲可以包括物理熔絲和電熔絲。在它們之間，電熔絲廣泛用于半導(dǎo)體裝置技術(shù)的領(lǐng)域中。反熔絲是電熔絲的實(shí)例。反熔絲可以通過(guò)電信號(hào)來(lái)編程。使用金屬-氧化物-半導(dǎo)體(MOS)晶體管的反熔絲可以通過(guò)MOS晶體管的柵氧化物的擊穿來(lái)被編程。儲(chǔ)存在反熔絲中的數(shù)據(jù)通過(guò)感測(cè)反熔絲的擊穿狀態(tài)來(lái)讀取。

發(fā)明內(nèi)容

根據(jù)本公開(kāi)的一個(gè)實(shí)施例，一種非易失性存儲(chǔ)裝置可以包括第一存儲(chǔ)單元陣列、第二存儲(chǔ)單元陣列、位線開(kāi)關(guān)和感測(cè)控制信號(hào)發(fā)生電路。所述第一存儲(chǔ)單元陣列包括耦接在多個(gè)第一字線與位線之間的多個(gè)第一存儲(chǔ)單元。所述第二存儲(chǔ)單元陣列包括耦接在多個(gè)第二字線與所述位線之間的多個(gè)第二存儲(chǔ)單元。所述位線開(kāi)關(guān)耦接到所述位線，以及被配置成將所述第一存儲(chǔ)單元陣列電耦接到所述第二存儲(chǔ)單元陣列。所述位線開(kāi)關(guān)可以根據(jù)所述非易失性存儲(chǔ)裝置的操作時(shí)段來(lái)將所述第一存儲(chǔ)單元陣列電耦接到所述第二存儲(chǔ)單元陣列。

根據(jù)本公開(kāi)的一個(gè)實(shí)施例，一種非易失性存儲(chǔ)裝置可以包括第一存儲(chǔ)單元陣列、第二存儲(chǔ)單元陣列、位線開(kāi)關(guān)和數(shù)據(jù)感測(cè)電路。所述第一存儲(chǔ)單元陣列包括耦接在多個(gè)第一字線與位線之間的多個(gè)第一存儲(chǔ)單元。所述第二存儲(chǔ)單元陣列包括耦接在多個(gè)第二字線與所述位線之間的多個(gè)第二存儲(chǔ)單元。所述位線開(kāi)關(guān)耦接到所述位線，以及被配置成基于位線控制信號(hào)來(lái)將所述第一存儲(chǔ)單元陣列電耦接到所述第二存儲(chǔ)單元陣列。所述數(shù)據(jù)感測(cè)電路被配置成在除第一時(shí)段之外的時(shí)段期間基于上電信號(hào)來(lái)將耦接到所述位線的感測(cè)節(jié)點(diǎn)預(yù)充電，被配置成在所述第一時(shí)段之內(nèi)的第二時(shí)段期間將輸出節(jié)點(diǎn)預(yù)充電，以及被配置成在所述第二時(shí)段之后通過(guò)根據(jù)所述感測(cè)節(jié)點(diǎn)的電壓電平改變所述輸出節(jié)點(diǎn)的電壓電平來(lái)產(chǎn)生輸出信號(hào)。

根據(jù)本公開(kāi)的一個(gè)實(shí)施例，一種非易失性存儲(chǔ)裝置的操作方法，所述非易失性存儲(chǔ)裝置包括通過(guò)位線而彼此電耦接的第一存儲(chǔ)單元陣列和第二存儲(chǔ)單元陣列，所述操作方法可以包括：基于上電信號(hào)來(lái)將所述第一存儲(chǔ)單元陣列與所述第二存儲(chǔ)單元陣列電隔離。所述操作方法還包括：通過(guò)耦接到所述第一存儲(chǔ)單元陣列的所述位線來(lái)改變感測(cè)節(jié)點(diǎn)的電壓電平，以及在第一時(shí)段期間防止所述感測(cè)節(jié)點(diǎn)被預(yù)充電。所述操作方法額外地包括：在所述第一時(shí)段之內(nèi)的第二時(shí)段期間將輸出節(jié)點(diǎn)預(yù)充電，以及在所述第二時(shí)段之后通過(guò)基于所述感測(cè)節(jié)點(diǎn)的電壓電平改變輸出節(jié)點(diǎn)的電壓電平來(lái)產(chǎn)生所述輸出信號(hào)。

根據(jù)本公開(kāi)的一個(gè)實(shí)施例，一種非易失性存儲(chǔ)裝置的操作方法，所述非易失性存儲(chǔ)裝置包括通過(guò)位線而彼此電耦接的第一存儲(chǔ)單元陣列和第二存儲(chǔ)單元陣列，所述操作方法可以包括：根據(jù)所述非易失性存儲(chǔ)裝置的操作時(shí)段來(lái)將所述第一存儲(chǔ)單元陣列與所述第二存儲(chǔ)單元陣列電隔離。

附圖說(shuō)明