[發明專利]一種驗證設計規則檢查腳本的方法

有效

• 申請號: 201811408981.8
• 申請日: 2018-11-23
• 公開（公告）號: CN109543308B
• 公開（公告）日: 2023-01-31
• 發明（設計）人: 李佳佳;姜立維;魏芳
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: G06F30/398
• 分類號: G06F30/398
• 代理公司: 上海申新律師事務所 31272
• 代理人: 俞滌炯

本發明公開了一種驗證設計規則檢查腳本的方法，步驟如下：S1，根據圖形分類規則，從圖形單元庫中提取不同類別的多個圖形單元；S2，將同類別的圖形單元映射在同一版圖上，形成多個分別關聯于各個類別的圖形單元的測試版圖；S3，依次于每個測試版圖上對設計規則檢查腳本進行驗證測試并生成一測試結果；S4，判斷測試結果是否符合對應類別的圖形單元所對應的特征關系規則；若否，則轉向S6；S5，判定設計規則檢查腳本通過驗證測試，并進行發布；S6，對設計規則檢查腳本進行修改，再轉向S3。上述技術方案的有益效果是：使測試版圖包含設計規則中定義的全部圖形結構，讓基于該測試版圖進行的設計規則檢查腳本測試具有全面性和的準確性。

技術領域

本發明涉及可制造性設計技術領域，尤其涉及一種驗證設計規則檢查腳本的方法。

背景技術

PCB(Printed CircuitBoard)，中文名稱為印制電路板，又稱印刷線路板，是重要的電子部件，是電子元器件的支撐體，是電子元器件電氣連接的載體。 PCB設計中，設計規則(Design Rule)是關系到一個PCB設計成敗的關鍵。由于器件的物理特性和工藝的限制，芯片上物理層的尺寸進而版圖的設計必須遵守特定的規則。這些設計規則是各集成電路制造廠家根據本身的工藝特點和技術水平而制定的。因此，不同的工藝對應不同的設計規則。集成電路的設計者通常依據半導體代工廠提供的設計規則進行集成電路版圖設計。嚴格遵守設計規則可以極大地避免由于短路、斷路造成的電路失效和容差以及寄生效應引起的性能下降。這些規則在生成階段中為電路的設計師和工藝工程師提供了必要的信息聯系。

一般地，滿足設計規則的集成電路產品設計往往能夠獲得較高的產品良率，而違反設計規則的集成電路產品設計容易導致良率損失甚至無良率。因此，集成電路產品設計流片前需要對其進行設計規則檢查(Design Rule Check，DRC)以確保產品的版圖設計是符合設計規則的，從而可以確保集成電路產品在流片后可以獲得較高的產品良率。DRC的主要目的是檢査版圖中所有因違反設計規則而引起潛在斷路、短路或不良效應的物理驗證過程。

腳本(Script)是批處理文件的延伸，是一種純文本保存的程序，一般來說的計算機腳本程序是確定的一系列控制計算機進行運算操作動作的組合，在其中可以實現一定的邏輯分支等。在軟件的開發過程中，通常需要由多個開發人員協同完成整個項目。其中，當每個開發人員完成各自的任務后，分別提交腳本文件。當將一個項目的所有腳本文件都完成后，還需要進行驗證。其中，驗證過程就是將所有腳本文件實際執行一次，一旦存在一個執行失敗的腳本文件，則所有腳本文件即為驗證不通過。

設計規則檢查腳本通常由半導體代工廠開發并提供給集成電路設計者使用。為了確保設計規則檢查腳本的準確性，通常在檢查腳本開發后需要對其進行測試。目前設計規則檢查腳本的測試通常是在產品的實際版圖上進行的，但是由于實際產品的版圖不可能包含所有設計規則中定義的圖形結構，所以在實際產品上的測試具有局限性，不能完全保證設計規則檢測腳本的準確性。

發明內容

根據現有技術中存在的上述問題，現提供一種驗證設計規則檢查腳本的方法，旨在解決現有的設計規則檢查腳本在實際產品上的測試具有局限性，不能完全保證設計規則檢測腳本的準確性的問題，使得測試版圖能夠包含設計規則中定義的全部圖形結構，進而讓基于該測試版圖進行的設計規則檢查腳本測試具有全面性，保證設計規則檢查腳本的準確性。

上述技術方案具體包括：

一種驗證設計規則檢查腳本的方法，提供一設計規則檢查腳本，所述設計規則檢查腳本包括多條用于進行版圖測試的版圖設計規則；

建立一圖形單元庫，所述圖形單元庫包括符合一預設的圖形分類規則的多個不同類別的圖形單元，每個所述圖形單元中包括多個相互之間幾何特征關系各不相同且符合預設的特征關系規則的圖形；

所述驗證方法還包括以下步驟：

步驟S1，根據所述圖形分類規則，從所述圖形單元庫中提取不同類別的多個所述圖形單元；