[發明專利]一種修正處理器BM3803讀時序的裝置

有效

• 申請號: 201811408908.0
• 申請日: 2018-11-23
• 公開（公告）號: CN109783415B
• 公開（公告）日: 2022-05-27
• 發明（設計）人: 趙磊;伍攀峰;張毅;韓德崇;王勇;劉慶民
• 申請（專利權）人: 山東航天電子技術研究所
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/42
• 代理公司: 北京理工大學專利中心 11120
• 代理人: 李微微;仇蕾安

本發明公開了一種修正處理器BM3803讀時序的裝置，采用系統時鐘CLK的上升沿驅動鎖存器54AC374，對片選信號IOSN和地址線ADDR進行前沿截取，得到IOSN2和ADDR2，采用54AC32對片選信號IOSN2進行后沿截取，得到IOSN3，IOSN3和ADDR2最終參與譯碼，使得修正后的片選信號IOSN3已完全被地址線ADDR2包絡，當使用譯碼器進行I/O片選信號擴展時，可有效避免譯碼器誤輸出。

技術領域

本發明屬于星載計算機技術領域，具體涉及一種修正處理器BM3803讀時序的裝置。

背景技術

國產宇航用處理器BM3803只有一個I/O片選信號(IOSN)，遠遠不能滿足計算機系統的對片選信號數量的要求，需要使用譯碼器對I/O片選信號進行數量擴展，一般采用片選信號作為譯碼器的使能控制信號，地址線作為譯碼器的譯碼輸入。由于BM3803固有時序特性，在對I/O區地址進行讀操作的結束時刻，BM3803的I/O區片選信號和地址線(ADDR)幾乎同時撤銷，見圖2中ADDR和IOSN的相位關系。若直接使用BM3803的多位地址線ADDR和片選信號IOSN進行譯碼，在譯碼動作將要結束時，由于電路系統延時和信號負載的不同，參與譯碼的地址線有可能早于片選信號發生變化，見圖2中ADDR1和IOSN1的相位關系，即譯碼器處于使能狀態(片選信號IOSN1有效)時，譯碼輸入ADDR1發生了變化，譯碼器就會輸出誤片選，誤片選的寬度約為T_error，T_error的大小與地址線ADDR1和片選信號IOSN1變化的相位差相關。

如果采用譯碼器輸出的片選執行FIFO操作、清零或復位，一旦出現誤片選，就可能導致誤動作，需要進行規避。依據BM3803的I/O區讀時序進行系統設計時，若要避免誤動作，必須確保讀操作的結束時刻，地址線不會先于片選信號變化，這就要充分考慮系統延時和信號的負載情況，并需要特別考慮在高低溫狀態下的時延變化，計算機系統高可靠設計難度大。

發明內容

有鑒于此，本發明的目的是提供一種修正處理器BM3803讀時序的裝置，采用硬件修正時序的方法，可實現地址線對片選信號的包絡，大大提高了對系統延時的容忍度。

一種修正處理器BM3803讀時序的裝置，包括型號為54AC374的鎖存器、或門以及譯碼器；BM3803的系統主時鐘CLK輸出到鎖存器的CP端，即時鐘輸入端；BM3803輸出的地址線ADDR以及輸出的片選信號IOSN進入到鎖存器的不同輸入端；地址線ADDR經鎖存器鎖存獲得的信號ADDR2送入譯碼器的輸入端；片選信號IOSN經鎖存器鎖存后得到的信號IOSN2送入或門的一個輸入端，片選信號IOSN送入到或門的另一個輸入端，或門的輸出端輸出信號IOSN3，再接到譯碼器的使能端EN；信號ADDR2經譯碼器譯碼后，產生若干子片選，供I/O系統使用。

較佳的，所述譯碼器的型號為54AC138。

本發明具有如下有益效果：

本發明的一種修正處理器BM3803讀時序的裝置，采用系統時鐘CLK的上升沿驅動鎖存器54AC374，對片選信號IOSN和地址線ADDR進行前沿截取，得到IOSN2和ADDR2，采用54AC32對片選信號IOSN2進行后沿截取，得到IOSN3，IOSN3和ADDR2最終參與譯碼，使得修正后的片選信號IOSN3已完全被地址線ADDR2包絡，當使用譯碼器進行I/O片選信號擴展時，可有效避免譯碼器誤輸出。

附圖說明

圖1為本發明的一種修正處理器BM3803讀時序的裝置的電路圖；

圖2為BM3803I/O讀時序修正示意圖。

具體實施方式

下面結合附圖并舉實施例，對本發明進行詳細描述。