[發明專利]利用FPGA實現非復用總線與復用總線互聯裝置及方法

在審

• 申請號: 201811406543.8
• 申請日: 2018-11-23
• 公開（公告）號: CN109656856A
• 公開（公告）日: 2019-04-19
• 發明（設計）人: 吳璇;任榮耀;鄭偉;劉世杰;霍興華;王偉紅
• 申請（專利權）人: 中國船舶重工集團公司第七0七研究所
• 主分類號: G06F13/40
• 分類號: G06F13/40
• 代理公司: 天津盛理知識產權代理有限公司 12209
• 代理人: 王雨晴

1.一種利用FPGA實現非復用總線與復用總線互聯裝置，其特征在于：包括MCU處理器、FPGA系統和設備；所述FPGA系統分別與MCU處理器和設備相連接，MCU處理器用于讀取設備端發送到FPGA系統中的數據，并把發送到設備端的數據寫入FPGA系統中，FPGA系統則根據設備端讀寫時序產生控制信號控制設備端的總線寫地址與讀寫數據，進而實現MCU處理器對設備的讀寫操作。

2.根據權利要求1所述的一種利用FPGA實現非復用總線與復用總線互聯裝置，其特征在于：所述MCU處理器與FPGA系統之間采用MCU處理器的GPMC總線進行數據的傳輸，MCU處理器與FPGA相連的數據總線、地址總線和控制總線有MCU的低12位地址總線、低8位數據總線、靜態存儲器片選信號且低電平有效、寫使能信號且低電平有效、讀使能信號且低電平有效、地址有效信號且低電平有效、外部中斷信號且低電平有效和復位信號且低電平有效。

3.根據權利要求1所述的一種利用FPGA實現非復用總線與復用總線互聯裝置，其特征在于：所述FPGA系統與設備相連的信號線有數據地址復用的8位總線地址數據、片選信號、讀信號、寫信號、地址鎖存信號、fpga_中斷信號和復位信號。

4.根據權利要求1-3任一項權利要求所述的一種利用FPGA實現非復用總線與復用總線的互聯方法，其特征在于：包括讀周期方法和寫周期方法兩部分；所述讀周期方法，包括以下步驟：

步驟1、首先由MCU通過非復用總線給出地址、給出片選信號、讀使能信號和地址有效信號；

步驟2、FPGA系統端程序通過狀態機，使得非復用總線時序滿足設備的讀時序要求，實現在每個讀使能信號下降沿來的時候，把設備端數據地址復用總線上的8bit數據送到MCU處理器端的數據端口；

步驟3、當設備接收到數據且接收緩沖器滿時，其中斷引腳會產生低電平的中斷信號，FPGA只要接收到低電平中斷信號，將中斷發送給MCU處理器，從而觸發MCU處理器的外部中斷，在MCU處理器的中斷服務程序中通過讀函數將數據讀取到MCU的接收緩沖器中，從而數據被讀取；

所述寫周期方法，包括以下步驟：

步驟1、首先由MCU通過非復用總線給出地址、給出片選信號、寫使能信號和地址有效信號；

步驟2、FPGA系統端程序通過狀態機，使得非復用總線時序滿足設備的寫時序要求，實現在每個寫使能信號下降沿來的時候，MCU處理器端的數據端口上的8bit數據寫入FPGA內部寄存器中，當寫條件滿足則將數據從FPGA內部寄存器送到設備端數據地址復用總線上，從而寫入設備的發送緩沖器。