[發明專利]一種改善多層印制電路大拼板內套板局部形變的方法

有效

• 申請號: 201811406218.1
• 申請日: 2018-11-23
• 公開（公告）號: CN109714896B
• 公開（公告）日: 2021-03-19
• 發明（設計）人: 劉小剛;黎欽源;鄭劍坤
• 申請（專利權）人: 廣州廣合科技股份有限公司
• 主分類號: H05K3/00
• 分類號: H05K3/00
• 代理公司: 惠州市超越知識產權代理事務所(普通合伙) 44349
• 代理人: 陳文福

本發明提供一種改善多層印制電路大拼板內套板局部形變的方法，其特征在于，S1.識別局部形變的區域：將所述大拼板內套板包括16個單元，在測量時選取一個基準點A，取每個單元與基準點A的垂直距離為測量取值點，將大拼板內套板依次設為B?Q區域，所述B?Q區域中分別通過介電層厚度、板厚情況、熱應力測試、Tg測試對比，識別出發生形變的區域；S2.通過改變壓合參數減小形變量。本發明通過對壓合參數的優化，獲得局部性變量最小的加工參數，改善多層印制電路大拼板內套板局部形變的問題。

技術領域

本發明屬于PCB加工技術領域，具體涉及一種改善多層印制電路大拼板內套板局部形變的方法。

背景技術

當前電子產品小型化、輕薄化和多功能化的需求越來越迫切，給PCB設計、制造和可靠性檢測等提出了更多、更高的要求，孔、線的高密度化程度進一步提升，可供PCB“發揮”的空間已受到嚴重擠壓。由于PCB設計圖形的差異性、材料本身的形變和制作工藝流程的影響等，會造成在同一塊大板中不同單元、不同套板內出現不規則的形變問題，這種不規則的形變會導致電路板在貼件前印刷錫膏出現偏移、焊接偏位、虛焊等，從而嚴重影響電子產品的可靠性及質量。

發明內容

有鑒于此，本發明提供一種改善多層印制電路大拼板內套板局部形變的方法，本發明通過對壓合參數的優化，獲得局部性變量最小的加工參數，改善多層印制電路大拼板內套板局部形變的問題。

本發明的技術方案為：一種改善多層印制電路大拼板內套板局部形變的方法，其特征在于，包括以下步驟：

S1.識別局部形變的區域：將所述大拼板內套板包括16個單元，在測量時選取一個基準點A，取每個單元與基準點A的垂直距離為測量取值點，將大拼板內套板依次設為B-Q區域，所述B-Q區域中分別通過介電層厚度、板厚情況、熱應力測試、Tg測試對比，識別出發生形變的區域；

S2.通過改變壓合參數減小形變量。

進一步的，所述B-Q區域中，N區域發生局部形變。

進一步的，所述B-Q區域中，O區域發生局部形變。

進一步的，所述改變壓合參數減小形變量的方法包括延長壓合時間。

進一步的，所述改變壓合參數減小形變量的方法包括增加連接位的距離。

進一步的，所述壓合時間為1.5-3.2s。

進一步的，所述連接位的距離為所述大拼板內套板整體長度的1/12-3/12。

進一步的，所述連接位的距離是指相鄰區域間的寬度。

本發明中，通過對壓合后的板子的介電層厚度、板厚情況進行檢測，還通過熱應力測試和Tg測試對比，識別板子中各區域的形變情況，獲取局部形變的規律。并通過對壓合參數的優化，獲得局部性變量最小的加工參數，改善多層印制電路大拼板內套板局部形變的問題。

附圖說明

圖1為本發明的大拼板內套板的分區結構示意圖。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

實施例1

一種改善多層印制電路大拼板內套板局部形變的方法，其特征在于，包括以下步驟：