[發明專利]用于靜電放電保護的全擺幅正到負MOSFET電源鉗位

有效

• 申請號: 201811401979.8
• 申請日: 2018-11-22
• 公開（公告）號: CN109950889B
• 公開（公告）日: 2022-06-24
• 發明（設計）人: D·阿加瓦爾;R·斯坦安達姆
• 申請（專利權）人: 意法半導體國際有限公司
• 主分類號: H02H9/04
• 分類號: H02H9/04;H03K19/003
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;姚宗妮

1.一種靜電放電ESD保護電路，包括：

第一電源線；

第二電源線；

MOSFET開關電路，具有連接到所述第一電源線的第一導電端子、連接到所述第二電源線的第二導電端子、以及柵極控制端子；以及

觸發電路，包括：

第一ESD檢測電路，被配置為響應于在所述第一電源線和所述第二電源線中的一個或多個電源線處檢測到正ESD事件而生成正觸發信號，并且包括第一電阻電容式ESD檢測電路；

第二ESD檢測電路，被配置為響應于在所述第一電源線和所述第二電源線中的一個或多個電源線處檢測到負ESD事件而生成負觸發信號，并且包括第二電阻電容式ESD檢測電路，其中所述第一ESD檢測電路和所述第二ESD檢測電路反并聯耦合在所述第一電源線與所述第二電源線之間；

傳遞電路，被配置為傳遞所述正觸發信號和所述負觸發信號以用于施加到所述MOSFET開關電路的所述柵極端子，其中所述傳遞電路包括：

第一傳遞電路，包括彼此并聯連接的第一n溝道MOSFET和第一p溝道MOSFET，所述第一n溝道MOSFET的漏極端子和所述第一p溝道MOSFET的漏極端子被連接以接收所述正觸發信號，并且所述第一n溝道MOSFET的源極端子和所述第一p溝道MOSFET的源極端子被連接以生成觸發控制信號以用于施加到所述MOSFET開關電路的所述柵極端子；以及

第二傳遞電路，包括彼此并聯連接的第二n溝道MOSFET和第二p溝道MOSFET，所述第二n溝道MOSFET的漏極端子和所述第二p溝道MOSFET的漏極端子被連接以接收所述負觸發信號，并且所述第二n溝道MOSFET的源極端子和所述第二p溝道MOSFET的源極端子被連接以生成所述觸發控制信號以用于施加到所述MOSFET開關電路的所述柵極端子。

2.根據權利要求1所述的電路，進一步包括功能電路，所述功能電路針對電源而電耦合到所述第一電源線和所述第二電源線。

3.根據權利要求1所述的電路，其中所述MOSFET開關電路的所述第一導電端子是連接到所述第一電源線的漏極端子，并且所述MOSFET開關電路的所述第二導電端子是連接到所述第二電源線的源極端子。

4.根據權利要求1所述的電路，

其中所述第一電阻電容式ESD檢測電路包括具有連接到所述第二電源線的第一端子的第一電阻器、具有連接到所述第一電源線的第一端子的第一電容器，所述第一電阻器的第二端子和所述第一電容器的第二端子在第一中間節點處彼此連接；以及

其中所述第二電阻電容式ESD檢測電路包括具有連接到所述第一電源線的第一端子的第二電阻器、具有連接到所述第二電源線的第一端子的第二電容器，所述第二電阻器的第二端子和所述第二電容器的第二端子在第二中間節點處彼此連接。

5.根據權利要求4所述的電路，進一步包括：

第一預驅動器電路，具有耦合到所述第一中間節點的輸入和生成所述正觸發信號的輸出；以及

第二預驅動器電路，具有耦合到所述第二中間節點的輸入和生成所述負觸發信號的輸出。

6.根據權利要求1所述的電路，其中所述第一ESD檢測電路和所述第二ESD檢測電路中的每個觸發電路包括：

電阻電容式ESD檢測電路；

第一反相器電路，具有耦合到所述電阻電容式ESD檢測電路的輸出的輸入；以及

第二反相器電路，具有耦合到所述第一反相器電路的輸出的輸入和被配置為生成相應的正觸發信號或負觸發信號的輸出。

7.根據權利要求6所述的電路，其中所述第一ESD檢測電路的所述電阻電容式ESD檢測電路以第一極性耦合到所述第一電源線和所述第二電源線，并且所述第二ESD檢測電路以第二極性耦合到所述第一電源線和所述第二電源線，并且其中所述第一極性和所述第二極性相反。