[發明專利]數字時間轉換器控制方法、裝置、電子設備和存儲介質有效
| 申請號: | 201811397166.6 | 申請日: | 2018-11-22 |
| 公開(公告)號: | CN109358485B | 公開(公告)日: | 2020-11-27 |
| 發明(設計)人: | 王俊瑤;汪波;王新安;王海銳;許郁冰;陳紅英;何春舅 | 申請(專利權)人: | 北京大學深圳研究生院 |
| 主分類號: | G04F10/00 | 分類號: | G04F10/00 |
| 代理公司: | 深圳市華優知識產權代理事務所(普通合伙) 44319 | 代理人: | 余薇 |
| 地址: | 518000 廣東省深圳*** | 國省代碼: | 廣東;44 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 數字 時間 轉換器 控制 方法 裝置 電子設備 存儲 介質 | ||
本發明實施例提供一種數字時間轉換器控制方法、裝置、電子設備和存儲介質,該方法包括:獲取輸入的控制信息,所述控制信息包括多段子控制信息;將控制信息轉換為電容的坐標信息;基于所述坐標信息獲取對應坐標的電容信息,所述電容信息包括電容值;根據所述電容信息獲取總電容信息,所述總電容信息包括總電容值;根據總電容信息進行響應。由于將所述二進制控制信息部分轉換為溫度計編碼信息,從而可以降低數字電路只使用二進制控制信息控制電容的非線性。
技術領域
本發明涉及數字電路技術領域,尤其涉及一種數字時間轉換器控制方法、裝置、電子設備和存儲介質。
背景技術
當下,數字電路領域經常要用到全數字鎖相環(ADPLL)、時鐘與數據恢復(CDR)和極性或異相發射機中的直接相位調制器等數字電路模塊,而數字時間轉換器(DTC)在這些模塊中起到了關鍵作用,DTC的相位誤差會影響發射機的頻譜和誤差矢量幅度以及ADPLL和CDR電路的相位誤差。因此,具有高分辨率和高線性度的DTC一直是國內外研究的熱點。例如,引起ADPLL的分數雜散的主要原因是DTC的非線性,因此一個高線性度的DTC可以有效降低ADPLL的分數雜散。
目前,將DTC用于實現高分辨率和良好的線性度的話,一般分成粗調和精調兩個調節階段。粗調通常使用延時鎖相環(DLL),分頻器和多相輸出電壓控制振蕩器來實現,這可以提供精確的相位輸出,但其分辨率很低。因此,DTC的精度由精調階段決定。
在DTC的精調階段,目前所使用的方法均是采用連續變化的多位二進制控制信號對DTC的用于控制延時的開關電容進行選擇,電流源對所選電容充電產生電壓斜坡,再通過比較器得到想要的延時。但是,由于電路元件本身存在的不匹配問題,通過連續變化的多位二進制控制信號對電容進行控制,將會引入非常大的非線性。
發明內容
本發明實施例提供一種數字時間轉換器控制方法、裝置、電子設備和存儲介質,能夠降低數字電路的非線性。
第一方面,本發明實施例提供一種數字時間轉換器控制方法,包括:
獲取輸入的控制信息,所述控制信息包括多段子控制信息,所述控制信息用于選中電容陣列中的電容單元;
將控制信息轉換為電容的坐標信息;
基于所述坐標信息獲取對應坐標的電容信息,所述電容信息包括電容單元;
根據所述電容信息獲取總電容信息,所述總電容信息包括總電容單元;
根據總電容信息進行響應。
可選的,所述控制信息為二進制控制信息,所述多段子控制信息包括多段二進制子控制信息;
所述多段二進制子控制信息包括:
用于選中電容陣列的陣列信息段;以及
用于選中電容單元的行信息段;以及
用于選中電容單元的列信息段。
可選的,所述將控制信息轉換為電容的坐標信息,包括:
根據所述陣列信息段,獲取陣列坐標值;
將所述二進制行信息段轉換為行溫度計編碼值,所述行溫度計編碼值用于表示電容單元的行坐標值;
將所述二進制列信息段轉換為列溫度計編碼值,所述列溫度計編碼值用于表示電容單元的列坐標值。
可選的,所述基于所述坐標信息獲取對應坐標的電容信息,包括:
根據所述陣列坐標值、所述行溫度計編碼值、所述列溫度計編碼值形成三維坐標值;
獲取對應于所述三維坐標值的至少一個電容單元信息。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京大學深圳研究生院,未經北京大學深圳研究生院許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201811397166.6/2.html,轉載請聲明來源鉆瓜專利網。





