[發明專利]一種基于FPGA的順序讀寫多片Flash系統及方法

在審

• 申請號: 201811390376.2
• 申請日: 2018-11-21
• 公開（公告）號: CN109582232A
• 公開（公告）日: 2019-04-05
• 發明（設計）人: 梁曉江;周博;徐宏業
• 申請（專利權）人: 中國船舶重工集團公司第七0七研究所
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 天津盛理知識產權代理有限公司 12209
• 代理人: 王雨晴

1.一種基于FPGA的順序讀寫多片Flash系統，其特征在于：包括控制模塊、存儲模塊和上位機；所述控制模塊包括FPGA和以太網接口模塊；所述FPGA模塊通過以太網接口模塊與上位機相連接，用于通過以太網接口接收外部的數據或接收讀取指令將數據存入或取出；該FPGA模塊與存儲模塊相連接，用于將接收到的上位機數據進行分析處理，并按照數據的分類以及控制算法將數據透明傳輸出至存儲模塊；所述FPGA接收到讀取命令后按照數據的存儲列表將數據取出后通過以太網接口模塊輸出至上位機。

2.根據權利要求1所述的一種基于FPGA的順序讀寫多片Flash系統，其特征在于：所述FPGA模塊還與電源管理模塊相連接，用于進行供電和待機控制。

3.根據權利要求1所述的一種基于FPGA的順序讀寫多片Flash系統，其特征在于：所述FPGA模塊還與內存模塊相連接，用于存入或取出接收的上位機數據。

4.根據權利要求1所述的一種基于FPGA的順序讀寫多片Flash系統，其特征在于：所述FPGA模塊還與同步隊列串行接口模塊相連接，用于擴展串口預留串口調試。

5.根據權利要求1所述的一種基于FPGA的順序讀寫多片Flash系統，其特征在于：所述FPGA模塊還與調試接口模塊相連接，用于進行軟件更新和調試。

6.根據權利要求1所述的一種基于FPGA的順序讀寫多片Flash系統，其特征在于：所述存儲模塊包括主控芯片、多個SM2244LT模塊和多顆8GBSLCNANDFlash芯片；所述主控芯片包括多個SATA驅動芯片；所述FPGA依次分別通過多個SATA驅動芯片和多個SM2244LT模塊與對應的8GBSLCNANDFlash芯片相連接，用于對NANDFLASH芯片進行控制。

7.一種如權利要求1至6任一項權利要求所述的一種基于FPGA的順序讀寫多片Flash系統的方法，其特征在于：包括以下步驟：

步驟1、初始化接口和模塊；

步驟2，查詢硬盤設備；

步驟3、根據產生中斷來源的不同進行中斷響應和處理。

8.根據權利要求7所述的一種基于FPGA的順序讀寫多片Flash系統的方法，其特征在于：所述步驟1的具體方法為：初始化AXI_Lite接口、AXI4接口、控制寄存器模塊、緩沖器管理模塊、主控邏輯模塊、NANDFlash接口模塊的初始化。

9.根據權利要求7所述的一種基于FPGA的順序讀寫多片Flash系統的方法，其特征在于：所述步驟3的具體步驟包括：

(1)程序處于中斷等待狀態，由主控邏輯模塊等待產生中斷信號；

(2)當主控邏輯模塊檢查到中斷信號產生后，立即進行中斷查詢；先判斷是否由AXI_Lite接口產生，若是，則控制寄存器模塊讀取AXI_Lite接口傳輸控制命令，然后主控邏輯模塊分析控制命令，做出相應操作后，完成該中斷處理，返回到中斷等待狀態；若中斷非AXI_Lite接口產生，則判斷是否由AXI4接口產生，若是，則由緩沖管理模塊讀取數據，進行數據緩沖操作，然后主控邏輯模塊對數據進行時序處理，分析NANDFlash情況，將數據寫入正確扇區，完成該中斷處理，返回到中斷等待狀態；若非AXI4接口產生，則判斷是否由NANDFlash接口產生，若是，則由主控邏輯模塊對中斷進行分析，再判斷中斷是否正常后做出處理，若不是由NANDFlash產生，則直接判斷中斷是否正常，然后做出相應處理，完成該中斷處理后返回到中斷等待狀態。