[發明專利]液晶面板

在審

• 申請號: 201811386936.7
• 申請日: 2018-11-20
• 公開（公告）號: CN109839779A
• 公開（公告）日: 2019-06-04
• 發明（設計）人: 冨永真克
• 申請（專利權）人: 夏普株式會社
• 主分類號: G02F1/1339
• 分類號: G02F1/1339;G02F1/1343
• 代理公司: 深圳市賽恩倍吉知識產權代理有限公司 44334
• 代理人: 汪飛亞;習冬梅

課題：抑制共用信號的延遲并進一步提高顯示品質。解決方案：本發明的液晶面板，其特征在于，具備：陣列基板(30)，其具備多個像素電極(33)、和以與多個像素電極(33)重疊的方式配置的共用電極(39)；CF基板(21)，其具有顯示有圖像的顯示面(55)并與陣列基板(30)對置配置，所述CF基板(21)具備以與共用電極(39)重疊的方式配置的透明電極(28)；液晶層(23)，其介于陣列基板(30)與CF基板(21)之間；及導電性的間隔物(56)，其配置于顯示有圖像的顯示區域A1并介于陣列基板(30)與CF基板(21)之間，所述導電性的間隔物(56)抵接于共用電極(39)和透明電極(28)這雙方。

技術領域

本發明涉及一種液晶面板。

背景技術

以往，已知有作為液晶面板具備覆蓋多個像素的共用電極(下述專利文獻1)。在下述專利文獻1中，能夠利用像素電極和共用電極形成電場，從而對液晶的取向狀態進行控制。

現有技術文獻

專利文件

專利文獻1：日本特開2002-258306號公報

發明內容

本發明所要解決的技術問題

像所述構成那樣在具備共用電極的構成中，恐怕會因共用電極的電阻(面電阻)而產生共用信號的延遲(遲鈍)，從而顯示品質下降的情況。

本發明是基于所述那樣的實際情況完成的，其目的在于，抑制共用信號的延遲并進一步提高顯示品質。

解決問題的手段

為了解決所述課題，本發明的液晶面板，其特征在于，具備：第一基板，其具備多個像素電極、和以與所述多個像素電極重疊的方式配置的共用電極；第二基板，其具有顯示有圖像的顯示面并與所述第一基板對置配置，所述第二基板具備以與所述共用電極重疊的方式配置的透明電極；液晶層，其介于所述第一基板與所述第二基板之間；及導電性的間隔物，其配置于顯示有所述圖像的顯示區域并介于所述第一基板與所述第二基板之間，所述導電性的間隔物與所述共用電極和所述透明電極這雙方抵接。

通過利用導電性的間隔物連接共用電極以及透明電極，能夠將第二基板側的透明電極用作共用電極。由此，與僅具備第一基板側的共用電極的構成相比，能夠實現共用電極的低電阻化。其結果為，能夠抑制共用信號的延遲，能夠進一步提高顯示品質。此外，能夠在第二基板上設置透明電極，能夠抑制因靜電而使第二基板帶電的情況，能夠抑制液晶層的取向紊亂的情況。

發明效果

根據本發明，能夠抑制共用信號的延遲并進一步提高顯示品質。

附圖說明

圖1為概要地示出本發明的第一實施方式的液晶面板的剖視圖。

圖2為概要地示出構成液晶面板的陣列基板的俯視圖。

圖3為表示陣列基板的像素的俯視圖。

圖4為表示液晶面板的剖視圖(與沿圖3的IV-IV線剖切后的圖相對應)。

圖5為表示液晶面板的剖視圖(與沿圖3的V-V線剖切后的圖相對應)。

圖6為表示比較例的液晶面板的剖視圖。

圖7為表示第二實施方式的液晶面板的剖視圖。

圖8為表示第三實施方式的陣列基板的像素的俯視圖。

圖9為表示液晶面板的剖視圖(與沿圖8的IX-IX射線剖切后的圖相對應)。

圖10為表示液晶面板的剖視圖(與沿圖8的X-X射線剖切后的圖相對應)。

圖11為表示第四實施方式的液晶面板的剖視圖。