[發明專利]半導體裝置

在審

• 申請號: 201811386781.7
• 申請日: 2018-11-20
• 公開（公告）號: CN109815036A
• 公開（公告）日: 2019-05-28
• 發明（設計）人: 山手章弘;多木良孝;龜井達也;湯山洋一
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: G06F11/00
• 分類號: G06F11/00
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 李輝;董典紅

本申請涉及半導體裝置。現有的半導體裝置不能檢測在除了運算核心之外的模式切換處理所需的電路中發生的故障，從而可靠性不夠。本發明的實施例的半導體裝置包括：選擇器，對應于多個運算核心中的用作在鎖步模式中檢查運算核心的一個運算核心而提供，并且在鎖步模式中，阻止從對應的運算核心輸出的接口信號，并且在分離模式中，使從對應的運算核心輸出的接口信號通過；訪問監測器，監測經由選擇器輸出的接口信號，并且當檢測到接口信號的異常狀態時，輸出誤差信號；以及誤差控制單元，基于從訪問監測器輸出的誤差信號，向高層級系統輸出異常狀態處理請求。

相關申請的交叉引用

于2017年11月20日提交的日本專利申請No.2017-222695的公開內容，包括說明書、附圖和摘要，通過引用整體并入本文。

技術領域

本發明涉及一種半導體裝置，例如，包括多個處理器并具有兩種操作模式的半導體裝置，即，其中多個處理器同樣地操作的鎖步(lock-step)模式和多個處理器不同地操作的分離模式。

背景技術

近來，在包括用于執行程序的運算核心的半導體裝置中，存在通過使用多個內部運算核心實現可靠性提高和處理能力增強的那些半導體裝置。這種半導體裝置包括具有兩種操作模式(即，在其中多個運算核心同樣地操作以獲得相同的運算結果的鎖步模式，以及在其中多個運算核心被不同地操作的分離模式)的半導體裝置。在美國專利No.8,051,323中，公開了一種能夠在鎖步模式和分離模式之間切換的半導體裝置。

發明內容

然而，在美國專利No.8,051,323中公開的半導體裝置中，當在鎖步模式中發生故障時，檢查運算核心可能導致對內部存儲器或外圍電路的無意識訪問。當發生這樣的故障時，已經用作檢查運算核心的運算核心可能變得不能在分離模式中訪問內部存儲器或外圍電路。即，美國專利No.8,051,323中公開的半導體裝置不能檢測在除了運算核心之外的模式切換處理所需的電路中發生的故障，并且這引起可靠性問題。

從本說明書和附圖的以下描述中，本發明的其他目的和新穎特征將變得顯而易見。

根據本發明的一個實施例，一種半導體裝置包括：選擇器，對應于多個運算核心中的用作用于在鎖步模式中進行檢查的運算核心的運算核心而提供，并且在鎖步模式中，阻止從對應的運算核心輸出的接口信號，以及在分離模式中，使從對應的運算核心輸出的接口信號通過；訪問監測器，監測經由選擇器輸出的接口信號，并且當檢測到接口信號的異常狀態時，輸出誤差信號；以及誤差控制單元，基于從訪問監測器輸出的誤差信號，向更高級別系統輸出異常狀態處理請求。

根據本發明的實施例，半導體裝置可以檢測在除了運算核心之外的模式切換處理所需的電路中發生的故障。

附圖說明

圖1是根據本發明第一實施例的半導體裝置1的框圖。

圖2是示出根據第一實施例的訪問監測器和誤差控制單元的框圖。

圖3是圖示根據第一實施例的時間監測單元的狀態轉變的圖。

圖4是根據本發明第二實施例的半導體裝置的框圖。

圖5是示出根據第二實施例的誤差注入單元和訪問監測器的框圖。

圖6是根據本發明第三實施例的半導體裝置的框圖。

圖7是示出根據第三實施例的誤差注入單元和訪問監測器的框圖。

圖8是根據本發明第四實施例的半導體裝置的框圖。

圖9是表示根據本發明第五實施例的訪問監測器的框圖。

圖10是根據本發明第六實施例的半導體裝置的框圖。

圖11是根據本發明第七實施例的半導體裝置的框圖。