[發明專利]半導體器件及其制作方法、對位標記的制作方法

有效

• 申請號: 201811384953.7
• 申請日: 2018-11-20
• 公開（公告）號: CN111199951B
• 公開（公告）日: 2021-12-03
• 發明（設計）人: 劉孟彬
• 申請（專利權）人: 中芯集成電路（寧波）有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L21/50
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

本發明提供了一種半導體器件及其制作方法、對位標記的制作方法，包括：提供第一基底，在第一基底上形成多個對位標記，切割第一基底，形成多個用于對位的對位晶粒，每個對位晶粒包括切割后的第一基底以及形成于切割后的第一基底上的至少一個對位標記，提供一需要對位的第二基底，并在第二基底上形成鍵合薄膜，采用晶粒貼附工藝將對位晶粒貼附于第二基底的對位區域的鍵合薄膜上。本發明在將對位晶粒貼附于第二基底之前，在第二基底上形成鍵合薄膜，對位晶粒形成于鍵合薄膜之上，從而避免對所述鍵合薄膜的切割，節省了工藝步驟，并節省了鍵合薄膜，同時提高了第二基底的可用面積。

技術領域

本發明涉及集成電路制造技術領域，具體涉及一種半導體器件及其制作方法、對位標記的制作方法。

背景技術

在半導體的制作過程中，經常會進行兩個晶圓的對位與鍵合，在晶圓對位與鍵合之前，首先需要在承載晶圓(Carrier Wafer)上制作至少兩顆對位標記(Mark)，用于承載晶圓與另一晶圓的對位，然后在承載晶圓上形成鍵合薄膜(Lamination)，用于承載晶圓與另一晶圓的鍵合，所述鍵合薄膜覆蓋所述對位標記，最后才根據對位標記進行晶圓的對位，并通過鍵合薄膜進行鍵合。

然而鍵合薄膜的透光率低，鍵合薄膜覆蓋對位標記，會影響后續設備對位標記的抓取，所以進行對位之前，需要將蓋住對位標記的鍵合薄膜去除，由于貼膜機能力原因，必須要割除以對位標記為中心的一定區域內的鍵合薄膜。由此，會造成鍵合薄膜單片浪費大約6％，同時單片承載晶圓的可用面積也會隨之下降大約6％，并且每一個機種均需制造一張掩模板，用于在承載晶圓上形成對位標記，由此提高了生產成本，并且對位標記的形成也會占用生產資源，每片承載晶圓上對位標記的生產周期是48小時。

發明內容

本發明的目的在于提供一種半導體器件及其制作方法、對位標記的制作方法，提高基底的可用面積，降低生產成本。

為實現上述目的，本發明提供一種半導體器件的制作方法，包括以下步驟：

提供第一基底，并在所述第一基底上形成多個對位標記；

切割所述第一基底，以形成多個用于對位的對位晶粒，每個所述對位晶粒包括切割后的第一基底以及形成于所述切割后的第一基底上的至少一個對位標記；

提供一需要對位的第二基底，并在所述第二基底上形成鍵合薄膜；

采用晶粒貼附工藝將所述對位晶粒貼附于所述第二基底的對位區域的所述鍵合薄膜上。

可選的，還包括：將所述第二基底貼附有所述對位晶粒的一面與一第三基底進行對位與鍵合。

可選的，所述鍵合為臨時鍵合，所述第二基底與所述第三基底分離之后，能夠再次在所述第二基底上形成鍵合薄膜并貼附對位晶粒以進行對位與鍵合。

可選的，還包括：在所述第二基底貼附有所述對位晶粒的一面上粘貼芯片。

可選的，所述晶粒貼附工藝包括：將所述對位晶粒放置于所述第二基底的對位區域的所述鍵合薄膜上并施加壓力完成貼附。

可選的，施加的壓力為0.1N～5N，施加壓力時的溫度為23℃～80℃，施加壓力的時間為0.1s～5s。

可選的，所述第一基底為半導體材料基底；所述鍵合薄膜的材料為：熱塑或熱固型有機材料、含有銅、鎳、鉻或鈷成分的無機材料、粘片膜或干膜。

可選的，在所述第一基底上形成多個對位標記的方法包括：

依次形成遮光層與第一光刻膠層在所述第一基底上；

圖形化所述第一光刻膠層；

以圖形化的所述第一光刻膠層為掩膜，刻蝕所述遮光層，以形成多個對位標記；

去除圖形化的所述第一光刻膠層。