[發明專利]半導體器件及其形成方法

有效

• 申請號: 201811382929.X
• 申請日: 2018-11-20
• 公開（公告）號: CN111200011B
• 公開（公告）日: 2023-05-26
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/336;H01L29/78
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

一種半導體器件及其形成方法，包括：提供襯底，襯底包括第一器件區和第二器件區；在襯底上形成第一摻雜層；在第一摻雜層上形成位于第一器件區的第一鰭部層和位于第二器件區的第二鰭部層；在第一器件區的第一摻雜層上形成覆蓋部分第一鰭部層側壁的第一隔離層；在第二器件區的第一摻雜層上形成覆蓋部分第二鰭部層側壁的第二隔離層，第二隔離層的厚度小于第一隔離層；在第一隔離層上形成覆蓋部分第一鰭部層側壁和部分第一隔離層表面的第一柵極結構；在第二隔離層上形成覆蓋部分第二鰭部層側壁和部分第二隔離層表面的第二柵極結構；在第一鰭部層頂部形成第二摻雜層；在第二鰭部層頂部形成第三摻雜層。所述方法提高了半導體器件的性能。

技術領域

本發明涉及半導體制造領域，尤其涉及一種半導體器件及其形成方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件朝著更高的元件密度，以及更高的集成度的方向發展。器件作為最基本的半導體器件，目前正被廣泛應用，傳統的平面器件對溝道電流的控制能力變弱，產生短溝道效應而導致漏電流，最終影響半導體器件的電學性能。

為了克服器件的短溝道效應，抑制漏電流，現有技術提出了鰭式場效應晶體管(Fin?FET)，鰭式場效應晶體管是一種常見的多柵器件，鰭式場效應晶體管的結構包括：位于半導體襯底表面的鰭部和隔離層，所述隔離層覆蓋部分所述鰭部的側壁，且隔離層表面低于鰭部頂部；位于隔離層表面，以及鰭部的頂部和側壁表面的柵極結構；位于所述柵極結構兩側的鰭部內的源區和漏區。

隨著對器件性能不斷提出的更高要求，催生了四面控制的全包圍柵結構(Gate-all-around)。具有全包圍柵極(Gate-all-around)結構的半導體器件擁有有效地限制短溝道效應(Short?channel?effect)的特殊性能，正是業界在遵循摩爾定律不斷縮小器件尺寸的革新中所極其渴望的。全包圍柵極結構中的薄硅膜構成的器件溝道被器件的柵極包圍環繞，而且僅被柵極控制。

然而，現有技術形成的全包圍柵極結構半導體器件的性能較差。

發明內容

本發明解決的技術問題是提供一種半導體器件及其形成方法，以提高半導體器件的性能。

為解決上述技術問題，本發明提供一種半導體器件的形成方法，包括：提供襯底，所述襯底包括第一器件區和第二器件區；在所述襯底上形成第一摻雜層；在所述第一器件區的第一摻雜層上形成第一鰭部層；在所述第二器件區的第一摻雜層上形成第二鰭部層；形成第一鰭部層和第二鰭部層后，在第一器件區的第一摻雜層上形成第一隔離層，所述第一隔離層覆蓋部分第一鰭部層側壁；在第二器件區的第一摻雜層上形成第二隔離層，所述第二隔離層覆蓋部分第二鰭部層側壁，所述第二隔離層厚度小于第一隔離層厚度；形成第一隔離層和第二隔離層后，在所述第一隔離層上形成第一柵極結構，所述第一柵極結構覆蓋部分第一鰭部層側壁和部分第一隔離層表面；形成第一隔離層和第二隔離層后，在所述第二隔離層上形成第二柵極結構，所述第二柵極結構覆蓋部分第二鰭部層側壁和部分第二隔離層表面；在第一鰭部層頂部形成第二摻雜層；在所述第二鰭部層頂部形成第三摻雜層。

可選的，還包括：在第一器件區內形成第一導電結構，所述第一導電結構與第一器件區的第一摻雜層電連接；在第二器件區內形成第二導電結構，所述第二導電結構與第二器件區的第一摻雜層電連接；在第一器件區內形成第三導電結構，所述第三導電結構與第一柵極結構電連接；在第二器件區內形成第四導電結構，所述第四導電結構與第二柵極結構電連接；在第一器件區內形成與第二摻雜層電連接的第五導電結構；在第二器件區內形成與第三摻雜層電連接的第六導電結構。

可選的，所述第一隔離層的形成方法包括：在第二器件區的第一摻雜層上形成第一掩膜層；形成第一掩膜層后，在第一器件區的第一摻雜層和第二器件區的第一掩膜層上形成初始第一隔離層，所述初始第一隔離層覆蓋第一鰭部層側壁；回刻蝕所述初始第一隔離層，形成所述第一隔離層。