[發明專利]超結器件及其制造方法

在審

• 申請號: 201811381200.0
• 申請日: 2018-11-20
• 公開（公告）號: CN111200009A
• 公開（公告）日: 2020-05-26
• 發明（設計）人: 肖勝安
• 申請（專利權）人: 深圳尚陽通科技有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/40;H01L29/78;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

1.一種超結器件，超結器件的中間區域為電流流動區，終端區環繞于所述電流流動區的外周，過渡區位于所述電流流動區和所述終端區之間；其特征在于：由第一氧化膜進行光刻刻蝕形成的保護環氧化膜將所述電流流動區打開以及將所述過渡區覆蓋以及將由N+區組成的截止區以內的所述終端區覆蓋；

在所述電流流動區中包括如下結構：

N型外延層，所述N型外延層進行干法刻蝕形成多個溝槽；在所述溝槽中填充由P型外延層并組成P型柱，由各所述P型柱之間的所述N型外延層組成N型柱，由多個交替排列的所述N型柱和所述P型柱組成的超結結構；

在各所述P型柱的頂部都形成有一個P型阱且各所述P型阱延伸到對應的所述P型柱兩側的所述N型柱的表面；

JFET區，所述JFET區通過JFET離子注入形成且所述JFET離子注入的區域由所述保護環氧化膜自對準定義；所述JFET區的摻雜濃度小于所述P型阱的摻雜濃度，在疊加有所述JFET離子注入的雜質的所述P型阱的表面依然保持為P型摻雜，使所述JFET區自對準位于所述P型阱之間；

分柵平面柵結構，由柵氧化膜和多晶硅柵疊加而成；由一個所述N型柱和鄰近的一個所述P型柱組成一個超結單元，在同一所述超結單元的所述N型柱上方的包括兩個分開的所述分柵平面柵結構；

各所述多晶硅柵覆蓋對應的所述P型阱并延伸到所述P型阱鄰近的所述JFET區域的表面，被所述多晶硅柵所覆蓋的所述P型阱的表面用于形成溝道；所述分柵平面柵結構使所述JFET區域和所述多晶硅柵之間的橫向交疊區域減少，從而減少器件的柵漏電容；

由N+區組成的源區形成在所述P型阱的表面且所述源區和所述多晶硅柵的位于所述P型阱上的側面自對準；

所述JFET離子注入在所述柵氧化膜的形成工藝之前進行，所述柵氧化膜為熱氧化膜，使所述JFET區具有經過所述柵氧化膜的熱氧化工藝進行退火推進的結構，所述柵氧化膜的熱氧化工藝使所述JFET區的擴散區域增加，能減少漂移區電阻；所述JFET區的擴散區域增加同時使所述P型阱形成所述溝道的區域減少，能減少溝道電阻；所述JFET區的擴散區域增加還使所述JFET區和所述P型阱形成的PN結緩變效果增加，改善器件的可靠性；形成所述溝道所需的閾值電壓由所述JFET區和所述P型阱的疊加后的P型凈摻雜濃度決定，從而能提高所述P型阱的摻雜濃度并從而提高器件的抗電流擊穿能力；

所述過渡區和所述終端區中也形成有所述超結結構；

在所述過渡區中形成有P型環；

在所述終端區中形成有和所述JFET區的工藝相同且同時形成的電場阻擋層，所述電場阻擋層的摻雜濃度比所述截止區低2個以上數量級，所述電場阻擋層在所述柵氧化膜的熱過程作用下充分擴散并在縱向和橫向上將所述截止區充分包圍，使器件反偏時避免耗盡層接觸到所述截止區并將電場中止在所述電場阻擋層中，從而改善器件的軟擊穿特性。

2.如權利要求1所述的超結器件，其特征在于：所述第一氧化膜的厚度為

3.如權利要求2所述的超結器件，其特征在于：所述第一氧化膜的工藝溫度為800℃以上。

4.如權利要求1所述的超結器件，其特征在于：所述柵氧化膜的厚度為所述多晶硅柵的厚度為

5.如權利要求4所述的超結器件，其特征在于：所述柵氧化膜的熱氧化工藝的條件為：工藝溫度為1050℃，氧化膜淀積工藝時間為60分鐘，從800℃至1050℃的升溫速率為5℃/分鐘，從1050℃至800℃的降溫速率為2℃/分鐘。

6.如權利要求1所述的超結器件，其特征在于：所述JFET離子注入的工藝條件為：注入雜質為磷，注入劑量為1E12cm^-2～4E12cm^-2，注入能量為30Kev～100Kev；

或者，所述JFET離子注入分成注入能量不同的兩次，兩次注入對應的注入能量分布為：30Kev～60Kev和500Kev～1.5MeKev，注入雜質都為磷，注入劑量都為1E12cm^-2～4E12cm^-2。