[發明專利]集成電路器件及其形成方法

有效

• 申請號: 201811377223.4
• 申請日: 2018-11-19
• 公開（公告）號: CN110473833B
• 公開（公告）日: 2021-10-29
• 發明（設計）人: 廖忠志
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

1.一種集成電路器件，包括：

第一多鰭結構，具有設置在第一源極區和第一漏極區之間的第一溝道區；

第二多鰭結構，具有設置在第二源極區和第二漏極區之間的第二溝道區；

第一柵極結構，橫穿所述第一多鰭結構，從而使得在所述第一溝道區上方設置所述第一柵極結構；

第二柵極結構，橫穿所述第二多鰭結構，從而使得在所述第二溝道區上方設置所述第二柵極結構；

其中，所述第一柵極結構包括具有第一厚度的第一柵極電介質，所述第二柵極結構包括具有第二厚度的第二柵極電介質，并且所述第一厚度大于所述第二厚度；以及

其中，所述第一多鰭結構在所述第一溝道區中具有第一間距，所述第二多鰭結構在所述第二溝道區中具有第二間距，并且所述第一間距大于所述第二間距，

其中，配置所述第一厚度與所述第二厚度的比率以及所述第一間距與所述第二間距的比率，使得設置在所述第一多鰭結構的相鄰鰭上的所述第一柵極電介質之間的第一間隔與設置在所述第二多鰭結構的相鄰鰭上的所述第二柵極電介質之間的第二間隔相同。

2.根據權利要求1所述的集成電路器件，其中，所述第一間距與所述第二間距(X1：X2)的比率為1.05至1.15。

3.根據權利要求1所述的集成電路器件，其中，所述第一厚度與所述第二厚度的比率為1.3至1.8。

4.根據權利要求1所述的集成電路器件，其中，所述第一多鰭結構的鰭寬度小于所述第二多鰭結構的鰭寬度。

5.根據權利要求1所述的集成電路器件，其中，所述第一厚度和所述第二厚度均是均勻的。

6.根據權利要求1所述的集成電路器件，還包括輸入/輸出(I/O)區和核心區，其中，所述第一多鰭結構和所述第一柵極結構是設置在所述輸入/輸出區中的晶體管的部分，并且所述第二多鰭結構和所述第二柵極結構是設置在所述核心區中的晶體管的部分。

7.根據權利要求1所述的集成電路器件，還包括設置在所述第一源極區和所述第一漏極區上方的第一外延源極/漏極部件和設置在所述第二源極區和所述第二漏極區上方的第二外延源極/漏極部件，其中，部分地合并所述第一外延源極/漏極部件，并且完全合并所述第二外延源極/漏極部件。

8.根據權利要求1所述的集成電路器件，其中，所述第一間距小于30nm且所述第二間距小于28nm。

9.一種集成電路器件，包括：

第一鰭式場效應晶體管，包括橫穿多個第一鰭的第一柵極結構，其中，第一柵極結構包括第一柵極電介質和第一柵電極，并且其中，所述第一柵極電介質具有第一厚度；

第二鰭式場效應晶體管，包括橫穿多個第二鰭的第二柵極結構，其中，第二柵極結構包括第二柵極電介質和第二柵電極，并且其中，所述第二柵極電介質具有第二厚度；以及

其中，所述第一厚度大于所述第二厚度，并且設置在相鄰的第一鰭上的所述第一柵極電介質之間的間隔與設置在相鄰的第二鰭上的所述第二柵極電介質之間的間隔相同。

10.根據權利要求9所述的集成電路器件，其中，所述第一厚度比所述第二厚度大30％至80％。

11.根據權利要求10所述的集成電路器件，其中，所述第一鰭的溝道區的第一間距比所述第二鰭的溝道區的第二間距大5％至15％。

12.根據權利要求9所述的集成電路器件，其中，所述第一鰭的上部鰭有源區的頂部的寬度小于所述第二鰭的上部鰭有源區的頂部的寬度。

13.根據權利要求12所述的集成電路器件，其中，所述第一鰭和所述第二鰭的頂部為5nm。