[發(fā)明專利]一種開放性模塊化EDA教學(xué)實(shí)驗(yàn)儀

在審

• 申請(qǐng)?zhí)枺?/td>: 201811376733.X
• 申請(qǐng)日: 2018-11-19
• 公開（公告）號(hào): CN109509391A
• 公開（公告）日: 2019-03-22
• 發(fā)明（設(shè)計(jì)）人: 賈燕玲
• 申請(qǐng)（專利權(quán)）人: 徐州工程學(xué)院
• 主分類號(hào): G09B23/18
• 分類號(hào): G09B23/18
• 代理公司: 徐州市淮海專利事務(wù)所 32205
• 代理人: 劉振祥

一種開放性模塊化EDA教學(xué)實(shí)驗(yàn)儀，核心處理模塊分別與時(shí)鐘模塊、下載接口模塊、鍵盤模塊、A/D轉(zhuǎn)換模塊及D/A轉(zhuǎn)換模塊、總線接口模塊、數(shù)碼管/彩燈模塊和顯示模塊連接；時(shí)針模塊用于為核心處理模塊提供系統(tǒng)的時(shí)鐘信號(hào)；下載接口模塊用于將上位機(jī)中的電路設(shè)計(jì)數(shù)據(jù)、信號(hào)下載至核心處理模塊中；鍵盤模塊用于提供交互接口；A/D轉(zhuǎn)換模塊及D/A轉(zhuǎn)換模塊與核心處理模塊連接，用于將外部模擬信號(hào)的輸入和內(nèi)部數(shù)字信號(hào)的輸出；總線接口模塊用于建立與外部的通信連接；數(shù)碼管/彩燈模塊用于根據(jù)控制進(jìn)行點(diǎn)亮；顯示模塊用于根據(jù)核心處理模塊的控制進(jìn)行相關(guān)數(shù)據(jù)的顯示。該教學(xué)儀能提高EDA實(shí)驗(yàn)教學(xué)能力，能有助于學(xué)生對(duì)項(xiàng)目開發(fā)的需求。

技術(shù)領(lǐng)域

本發(fā)明屬于輔助教學(xué)技術(shù)領(lǐng)域，涉及一種開放性模塊化EDA教學(xué)實(shí)驗(yàn)儀。

背景技術(shù)

電子設(shè)計(jì)自動(dòng)化(EDA)是電子信息工程、通信工程和電子科學(xué)與技術(shù)等專業(yè)的一門非常重要的專業(yè)技術(shù)課程。它是一門實(shí)踐性非常強(qiáng)的課程，EDA實(shí)驗(yàn)對(duì)幫助學(xué)生掌握現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法、提高分析問題解決問題的能力、培養(yǎng)學(xué)生工程素質(zhì)和創(chuàng)新意識(shí)等具非常重要的意義。EDA技術(shù)理論和實(shí)驗(yàn)教學(xué)相關(guān)課程已經(jīng)在我國(guó)大多數(shù)高等院校的電類專業(yè)中廣泛開展。目前教學(xué)內(nèi)容上主要涵蓋基于硬件描述語(yǔ)言的數(shù)字系統(tǒng)設(shè)計(jì)等方面。實(shí)驗(yàn)教學(xué)上，由于專用集成電路(ASIC)實(shí)驗(yàn)方案需要較大的經(jīng)濟(jì)投入，且需要耗費(fèi)大量的時(shí)間，它的代價(jià)難以被高校教學(xué)所承受，因此大多數(shù)學(xué)校都將EDA后端電路實(shí)現(xiàn)的實(shí)驗(yàn)教學(xué)，定位在大規(guī)模可編程邏輯器件(FPGA或CPLD)平臺(tái)上。所以，選用一個(gè)設(shè)計(jì)合理、使用方便的大規(guī)模可編程邏輯器件實(shí)驗(yàn)儀，對(duì)提高EDA實(shí)驗(yàn)教學(xué)能夠起到事半功倍的效果。

目前多數(shù)高校的EDA教學(xué)實(shí)驗(yàn)箱各模塊固定在一塊板上，核心器件的接口絕大多數(shù)已經(jīng)分配，擴(kuò)展接口少，且提供的模塊有限，只能用于基礎(chǔ)實(shí)驗(yàn)，對(duì)項(xiàng)目開發(fā)的需求遠(yuǎn)遠(yuǎn)不能滿足，學(xué)生對(duì)項(xiàng)目開發(fā)的實(shí)踐機(jī)會(huì)較少。

發(fā)明內(nèi)容

針對(duì)上述現(xiàn)有技術(shù)存在的問題，本發(fā)明提供一種開放性模塊化EDA教學(xué)實(shí)驗(yàn)儀，該教學(xué)儀能提高EDA實(shí)驗(yàn)教學(xué)能力，能有助于學(xué)生對(duì)項(xiàng)目開發(fā)的需求。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種開放性模塊化EDA教學(xué)實(shí)驗(yàn)儀，包括核心處理模塊、時(shí)鐘模塊、下載接口模塊、鍵盤模塊、A/D轉(zhuǎn)換模塊及D/A轉(zhuǎn)換模塊、總線接口模塊、數(shù)碼管/彩燈模塊和顯示模塊；

所述時(shí)針模塊的輸出端與核心處理模塊的輸入端連接，用于產(chǎn)生不同頻率的時(shí)鐘信號(hào)，傳遞至核心處理模塊，為核心處理模塊提供系統(tǒng)的時(shí)鐘信號(hào)；

所述下載接口模塊的輸出端與核心處理模塊的輸入端連接，用于將上位機(jī)中的電路設(shè)計(jì)數(shù)據(jù)、信號(hào)下載至核心處理模塊中；

所述鍵盤模塊的輸出端與核心處理模塊的輸入端連接，用于提供操作者與核心處理模塊之間的交互接口；

所述A/D轉(zhuǎn)換模塊及D/A轉(zhuǎn)換模塊與核心處理模塊連接，用于將外部模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)輸入至核心處理模塊，用于將核心處理模塊輸出的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)輸入至外部電路模塊中；

所述總線接口模塊用于建立核心處理模塊與外接RS-232協(xié)議的通信設(shè)備的通信連接；

所述數(shù)碼管/彩燈模塊的輸入端與核心處理模塊的輸出端連接，用于根據(jù)核心處理模塊的控制進(jìn)行數(shù)碼管或彩燈的點(diǎn)亮；

所述顯示模塊的輸入端與核心處理模塊的物料編碼端連接，用于根據(jù)核心處理模塊的控制進(jìn)行相關(guān)數(shù)據(jù)的顯示；

所述核心處理模塊為FPGA/CPLD模塊，用于實(shí)現(xiàn)加電自動(dòng)配置，用于通過(guò)下載接口模塊下載上位機(jī)中的設(shè)計(jì)數(shù)據(jù)和信號(hào)，用于接收鍵盤模塊輸入的控制指令，用于接收A/D轉(zhuǎn)換模塊及D/A轉(zhuǎn)換模塊的信號(hào)輸入，用于將信號(hào)通過(guò)通過(guò)A/D轉(zhuǎn)換模塊及D/A轉(zhuǎn)換模塊進(jìn)行輸出，用于與外接RS-232協(xié)議的通信設(shè)備進(jìn)行通信，用于根據(jù)設(shè)定的程序點(diǎn)亮數(shù)碼管/彩燈模塊，用于控制顯示模塊進(jìn)行相關(guān)數(shù)據(jù)的顯示。