[發明專利]數據輸出緩沖器

有效

• 申請號: 201811358623.0
• 申請日: 2018-11-15
• 公開（公告）號: CN110232937B
• 公開（公告）日: 2023-04-07
• 發明（設計）人: 黃珍夏
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

1.一種數據輸出緩沖器，該數據輸出緩沖器包括：

上拉預驅動器，所述上拉預驅動器被配置為通過使接收到的數據反轉來輸出上拉數據，并且輸出用于調整所接收到的數據的擺動寬度的向上代碼；

下拉預驅動器，所述下拉預驅動器被配置為通過使所接收到的數據反轉來輸出下拉數據，并且輸出用于調整所接收到的數據的擺動寬度的向下代碼；

上拉主驅動器，所述上拉主驅動器被配置為根據所述上拉數據輸出具有邏輯高值的第一數據，并且根據所述向上代碼調整所述第一數據的擺動寬度；以及

下拉主驅動器，所述下拉主驅動器被配置為根據所述下拉數據輸出具有邏輯低值的第二數據，并且根據所述向下代碼調整所述第二數據的擺動寬度。

2.根據權利要求1所述的數據輸出緩沖器，其中，所述上拉預驅動器包括：

上拉反轉電路，所述上拉反轉電路被配置為使所接收到的數據反轉并且將經反轉的數據輸出為所述上拉數據；以及

上拉代碼發生器，所述上拉代碼發生器被配置為根據所接收到的數據的擺動寬度輸出所述向上代碼。

3.根據權利要求2所述的數據輸出緩沖器，其中，所述上拉反轉電路通過按原樣反映所接收到的數據的擺動寬度來輸出所述上拉數據。

4.根據權利要求2所述的數據輸出緩沖器，其中，所述上拉代碼發生器：

在所接收到的數據的擺動寬度小于基準寬度時，輸出用于增加所述擺動寬度的所述向上代碼；并且

在所接收到的數據的擺動寬度大于所述基準寬度時，輸出用于減小所述擺動寬度的所述向上代碼。

5.根據權利要求4所述的數據輸出緩沖器，其中，所述上拉代碼發生器根據所接收到的數據的擺動寬度與所述基準寬度之間的差來調整包括在所述向上代碼中的具有邏輯低值的比特的數目和具有邏輯高值的比特的數目。

6.根據權利要求1所述的數據輸出緩沖器，其中，所述下拉預驅動器包括：

下拉反轉電路，所述下拉反轉電路被配置為使所接收到的數據反轉并且將經反轉的數據輸出為所述下拉數據；以及

下拉代碼發生器，所述下拉代碼發生器被配置為根據所接收到的數據的擺動寬度輸出所述向下代碼。

7.根據權利要求6所述的數據輸出緩沖器，其中，所述下拉反轉電路通過按原樣反映所接收到的數據的擺動寬度來輸出所述下拉數據。

8.根據權利要求6所述的數據輸出緩沖器，其中，所述下拉代碼發生器：

在所接收到的數據的擺動寬度小于基準寬度時，輸出用于增加所述擺動寬度的所述向下代碼；并且

在所接收到的數據的擺動寬度大于所述基準寬度時，輸出用于減小所述擺動寬度的所述向下代碼。

9.根據權利要求8所述的數據輸出緩沖器，其中，所述下拉代碼發生器根據所接收到的數據的擺動寬度與所述基準寬度之間的差來調整包括在所述向下代碼中的具有邏輯低值的比特的數目和具有邏輯高值的比特的數目。

10.根據權利要求1所述的數據輸出緩沖器，其中，所述上拉主驅動器包括：

子上拉電路，所述子上拉電路直接聯接到電源電壓端子，所述子上拉電路根據所述向上代碼對所述第一數據執行加重功能或去加重功能；以及

主上拉電路，所述主上拉電路被配置為根據所述上拉數據來將所述電源電壓端子通過所述子上拉電路聯接到輸入/輸出焊盤。

11.根據權利要求10所述的數據輸出緩沖器，其中，所述子上拉電路包括彼此并聯聯接在所述電源電壓端子與所述主上拉電路之間的多個晶體管。

12.根據權利要求11所述的數據輸出緩沖器，其中，所述晶體管根據所述向上代碼而導通或截止。

13.根據權利要求11所述的數據輸出緩沖器，其中，所述晶體管利用具有相同尺寸的晶體管來實現，或者利用具有不同尺寸的晶體管來實現。