[發(fā)明專利]柵極驅動電路、柵極驅動電路的控制方法和柵極驅動器

在審

• 申請?zhí)枺?/td>: 201811354844.0
• 申請日: 2018-11-14
• 公開（公告）號: CN109256080A
• 公開（公告）日: 2019-01-22
• 發(fā)明（設計）人: 劉翔;孫學軍
• 申請（專利權）人: 成都中電熊貓顯示科技有限公司
• 主分類號: G09G3/20
• 分類號: G09G3/20;G09G3/36
• 代理公司: 北京同立鈞成知識產(chǎn)權代理有限公司 11205
• 代理人: 榮甜甜;劉芳

1.一種柵極驅動電路，其特征在于，包括：第一信號源、信號控制模塊和處理模塊；

所述處理模塊分別與所述第一信號源、所述信號控制模塊連接；

所述第一信號源，用于向所述處理模塊輸出電壓信號；

所述信號控制模塊，用于向所述處理模塊輸出控制信號；

所述處理模塊，用于根據(jù)所述控制信號和所述電壓信號，控制PU信號點的電壓維持為預設電壓，所述柵極驅動電路的PU信號點為所述第一信號源和所述處理模塊的連接點。

2.根據(jù)權利要求1所述的柵極驅動電路，其特征在于，柵極驅動電路還包括：第一低電壓模塊和第二低電壓模塊，所述處理模塊包括：下拉維持電路；

所述下拉維持電路分別與所述第一信號源、所述第一低電壓模塊、所述第二低電壓模塊、所述信號控制模塊連接；

所述第一低電壓模塊，用于輸出第一電壓；

所述第二低電壓模塊，用于輸出第二電壓；

所述下拉維持電路，用于在所述電壓信號、所述控制信號、所述第一電壓以及所述第二電壓的作用下，控制所述PU信號點的電壓維持為預設電壓。

3.根據(jù)權利要求2所述的柵極驅動電路，其特征在于，所述信號控制模塊包括：第一時鐘信號發(fā)生器、第二時鐘信號發(fā)生器，所述下拉維持電路還包括：第一薄膜晶體管和第二薄膜晶體管；

所述第一薄膜晶體管的柵極和漏極相連接，并與所述第一時鐘信號發(fā)生器連接，所述第一薄膜晶體管的源極與所述柵極驅動電路的PD信號點連接，所述第二薄膜晶體管的柵極與所述第二時鐘信號發(fā)生器連接，所述第二薄膜晶體管的漏極與所述PD信號點連接，所述第二薄膜晶體管的源極與所述第二低電壓模塊連接；

所述控制信號為高電位信號，所述第一時鐘信號發(fā)生器和所述第二時鐘信號發(fā)生器，用于輸出所述高電位信號；

所述第一薄膜晶體管，用于傳輸所述第一時鐘信號發(fā)生器的高電位信號；所述第二薄膜晶體管，用于傳輸所述第二時鐘信號發(fā)生器的高電位信號；

在所述PU信號點為第一預設電壓時，所述第二薄膜晶體管，用于對所述PU信號點進行充電，且在所述第一電壓和所述第二電壓的作用下，使得所述PU信號點的電壓維持為所述第一預設電壓。

4.根據(jù)權利要求3所述的柵極驅動電路，其特征在于，所述下拉維持電路包括：第三薄膜晶體管、第四薄膜晶體管和第五薄膜晶體管；

所述第三薄膜晶體管的柵極與所述PU信號點連接，所述第三薄膜晶體管的漏極與所述PD信號點連接，所述第三薄膜晶體管的源極與所述第二低電壓模塊連接；所述第四薄膜晶體管的柵極與所述PD信號點連接，所述第四薄膜晶體管的漏極與所述PU信號點連接，所述第四薄膜晶體管的源極與所述第二低電壓模塊連接；所述第五薄膜晶體管的柵極與所述PD信號點連接，所述第五薄膜晶體管的漏極與所述柵極驅動電路的掃描線連接，所述第五薄膜晶體管的源極與所述第一低電壓模塊連接；

所述第三薄膜晶體管，用于在所述PU信號點為第二預設電壓時，對所述PD信號點充電，使得所述PD信號點的電壓與所述第二低電壓模塊的電壓相等，且使得所述第四薄膜晶體管與所述第五薄膜晶體管在所述第一電壓和所述第二電壓的作用下關斷，控制所述PU信號點的電壓維持為所述第二預設電壓。

5.根據(jù)權利要求4所述的柵極驅動電路，其特征在于，所述下拉維持電路還包括：第六薄膜晶體管、第七薄膜晶體管和第八薄膜晶體管；

所述第六薄膜晶體管的柵極與所述柵極驅動電路的復位信號點連接，所述第六薄膜晶體管的漏極與所述PD信號點連接，所述第六薄膜晶體管的源極與所述第二低電壓模塊連接；

所述第七薄膜晶體管的柵極與所述復位信號點連接，所述第七薄膜晶體管的漏極與所述PU信號點連接，所述第七薄膜晶體管的源極與所述第一低電壓模塊連接；

所述第八薄膜晶體管的柵極與所述復位信號點連接，所述第八薄膜晶體管的漏極與所述柵極驅動電路的掃描線連接，所述第八薄膜晶體管的源極與所述第一低電壓模塊連接。