[發明專利]一種淺槽隔離結構的制備方法及淺槽隔離結構

在審

• 申請號: 201811340906.2
• 申請日: 2018-11-12
• 公開（公告）號: CN109346434A
• 公開（公告）日: 2019-02-15
• 發明（設計）人: 趙東光
• 申請（專利權）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 上海申新律師事務所 31272
• 代理人: 俞滌炯

本發明涉及半導體技術領域，尤其涉及一種淺槽隔離結構的制備方法及淺槽隔離結構，包括：步驟S1，提供定義有有源區和淺槽隔離區的一襯底，并于襯底的淺槽隔離區內制備形成凹槽；步驟S2，采用一隔離材料填充每個凹槽形成淺槽隔離預制備結構，并制備一犧牲層覆蓋襯底的有源區，且淺槽隔離預制備結構的上表面高于犧牲層的上表面；步驟S3，制備一保護結構覆蓋淺槽隔離預制備結構暴露的側壁；步驟S4，去除犧牲層；步驟S5，對襯底和保護結構暴露的表面進行熱氧化工藝，形成覆蓋襯底表面的柵氧化層以及保護結構與淺槽隔離預制備結構結合形成的淺槽隔離結構；保證了最終形成的淺槽隔離結構的完整，避免了可能相應產生的漏電情況。

技術領域

本發明涉及半導體技術領域，尤其涉及一種淺槽隔離結構的制備方法及淺槽隔離結構。

背景技術

STI(Shallow Trench Isolation淺槽隔離結構，簡稱STI)結構的形成通常是先在半導體襯底上沉積一層氮化硅層，然后圖案化此氮化硅層形成硬掩膜。接著蝕刻襯底，在相鄰的元件之間形成陡峭的凹槽。最后，在凹槽中填入隔離材料形成元件隔離結構。

隨著高壓或低壓元器件的制備工藝的不斷完善，針對STI的制備工藝的控制要求也越來越高。常規的STI的制備工藝往往會使用腐蝕性的酸液/堿液刻蝕去除用于阻擋的犧牲層，所形成的STI結構在這種酸液/堿液的影響下，通過如圖1所示的電子顯微鏡的掃描圖，能夠發現嚴重的凹坑(divot)缺陷。這樣的凹坑缺陷容易在器件中形成反相窄幅效應等問題，從而造成器件的漏電等問題。

發明內容

針對上述問題，本發明提出了一種淺槽隔離結構的制備方法，其中，包括：

步驟S1，提供定義有有源區和淺槽隔離區的一襯底，并于所述襯底的所述淺槽隔離區內制備形成凹槽；

步驟S2，制備一犧牲層覆蓋所述襯底的所述有源區，并采用一隔離材料填充每個所述凹槽形成淺槽隔離預制備結構，且所述淺槽隔離預制備結構的上表面高于所述犧牲層的上表面；

步驟S3，制備一保護結構覆蓋所述淺槽隔離預制備結構暴露的側壁；

步驟S4，去除所述犧牲層；

步驟S5，對所述襯底和所述保護結構暴露的表面進行熱氧化工藝，形成覆蓋所述襯底表面的柵氧化層以及所述保護結構與所述淺槽隔離預制備結構結合形成的淺槽隔離結構。

上述的制備方法，其中，所述步驟S3具體包括：

步驟S31，沉積一第一多晶硅層覆蓋所述淺槽隔離預制備結構的側壁和上表面，以及覆蓋所述犧牲層的上表面；

步驟S32，采用干法刻蝕工藝刻蝕覆蓋所述淺槽隔離預制備結構的上表面以及所述犧牲層的上表面的所述第一多晶硅層，形成保護所述淺槽隔離預制備結構暴露的側壁的所述保護結構。

上述的制備方法，其中，所述第一多晶硅層的厚度為30～300埃。

上述的制備方法，其中，還包括：

步驟S6，沉積一第二多晶硅層覆蓋所述柵氧化層的上表面，以及覆蓋所述淺槽隔離結構的上表面和側壁。

上述的制備方法，其中，所述第二多晶硅層的厚度為500～3000埃。

上述的制備方法，其中，所述柵氧化層的厚度為20～1000埃。

上述的制備方法，其中，所述步驟S2中，所述隔離材料為氧化硅。

上述的制備方法，其中，所述步驟S3中，采用氧化硅制備形成所述犧牲層。

本發明還提出一種淺槽隔離結構，其中包括：

一襯底，所述襯底包括有源區和淺槽隔離區；