[發(fā)明專利]一種四元覆晶式LED結(jié)構(gòu)及制作方法

有效

• 申請?zhí)枺?/td>: 201811338529.9
• 申請日: 2018-11-12
• 公開（公告）號: CN109309152B
• 公開（公告）日: 2020-04-07
• 發(fā)明（設(shè)計(jì)）人: 許晏銘;彭鈺仁
• 申請（專利權(quán)）人: 揚(yáng)州乾照光電有限公司
• 主分類號: H01L33/22
• 分類號: H01L33/22;H01L33/00
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 王寶筠

本發(fā)明公開了一種四元覆晶式LED結(jié)構(gòu)及制作方法，該四元覆晶式LED結(jié)構(gòu)沒有進(jìn)行襯底轉(zhuǎn)移技術(shù)，直接由P型半導(dǎo)體層的表面出光，制作工藝簡單且成本較低，極大程度的提高了生產(chǎn)良率，且將P型半導(dǎo)體層背離所述MQW多量子阱層的表面為粗化處理后的表面，可以增加出光效率。

技術(shù)領(lǐng)域

本發(fā)明涉及LED工藝技術(shù)領(lǐng)域，更具體地說，涉及一種四元覆晶式LED結(jié)構(gòu)及制作方法。

背景技術(shù)

隨著科學(xué)技術(shù)的不斷發(fā)展，各種各樣的LED(Light Emitting Diode，發(fā)光二極管)已廣泛應(yīng)用于人們的日常生活、工作以及工業(yè)中，為人們的生活帶來了極大的便利。

但是，目前紅光覆晶式LED需要進(jìn)行襯底轉(zhuǎn)移技術(shù)，進(jìn)而降低了紅光覆晶式LED的生產(chǎn)良率，且制作工藝復(fù)雜，成本較高。

發(fā)明內(nèi)容

有鑒于此，為解決上述問題，本發(fā)明提供一種四元覆晶式LED結(jié)構(gòu)及制作方法，技術(shù)方案如下：

一種四元覆晶式LED結(jié)構(gòu)，所述四元覆晶式LED結(jié)構(gòu)包括：

外延層；所述外延層包括在第一方向上依次設(shè)置的N型襯底、N型半導(dǎo)體層和MQW多量子阱層，所述第一方向垂直于所述N型襯底，且由所述N型襯底指向所述N型半導(dǎo)體層；

設(shè)置在所述MQW多量子阱層背離所述N型半導(dǎo)體層一側(cè)的P型半導(dǎo)體層，所述P型半導(dǎo)體層的一側(cè)側(cè)壁與所述外延層的一側(cè)側(cè)壁齊平，另一側(cè)側(cè)壁延伸出所述外延層的另一側(cè)側(cè)壁預(yù)設(shè)長度，且所述P型半導(dǎo)體層背離所述MQW多量子阱層的表面為粗化處理后的表面；

包圍所述外延層側(cè)壁、所述外延層背離所述P型半導(dǎo)體層的表面和所述P型半導(dǎo)體層的一側(cè)側(cè)壁的隔離層；

貫穿所述隔離層的電極凹槽；

通過所述電極凹槽與所述N型襯底接觸連接的第一電極；

與所述P型半導(dǎo)體層相鄰所述MQW多量子阱層的表面進(jìn)行歐姆接觸的第二電極。

優(yōu)選的，所述N型襯底的厚度為80微米-200微米，包括端點(diǎn)值。

優(yōu)選的，所述N型半導(dǎo)體層的厚度為0.5微米-5微米，包括端點(diǎn)值。

優(yōu)選的，所述N型半導(dǎo)體層的材料為AlGaInP材料。

優(yōu)選的，所述MQW多量子阱層的厚度為0.5微米-3微米，包括端點(diǎn)值。

優(yōu)選的，所述P型半導(dǎo)體層的厚度為3微米-10微米，包括端點(diǎn)值。

優(yōu)選的，所述P型半導(dǎo)體層的材料為GaP材料。

優(yōu)選的，所述P型半導(dǎo)體層為摻雜Mg元素的P型半導(dǎo)體層。

優(yōu)選的，所述摻雜Mg元素的P型半導(dǎo)體層的摻雜濃度為5e+18至1e+20，包括端點(diǎn)值。

本發(fā)明還提供了一種四元覆晶式LED結(jié)構(gòu)的制作方法，所述制作方法包括：

提供一N型襯底；

在所述N型襯底上以第一方向依次生長N型半導(dǎo)體層、MQW多量子阱層和P型半導(dǎo)體層，其中，所述N型襯底、所述N型半導(dǎo)體層和所述MQW多量子阱層構(gòu)成外延層，所述第一方向垂直于所述N型襯底，且由所述N型襯底指向所述N型半導(dǎo)體層；

對所述P型半導(dǎo)體層背離所述MQW多量子阱層的表面進(jìn)行粗化處理；

對所述外延層進(jìn)行刻蝕直至暴露出所述P型半導(dǎo)體層，且所述P型半導(dǎo)體層的一側(cè)側(cè)壁與所述外延層的一側(cè)側(cè)壁齊平，另一側(cè)側(cè)壁延伸出所述外延層的另一側(cè)側(cè)壁預(yù)設(shè)長度；

在所述外延層側(cè)壁、所述外延層背離所述P型半導(dǎo)體層的表面和所述P型半導(dǎo)體層的一側(cè)側(cè)壁形成隔離層；