[發明專利]半導體裝置及其制造方法

在審

• 申請號: 201811320109.8
• 申請日: 2018-11-07
• 公開（公告）號: CN110444605A
• 公開（公告）日: 2019-11-12
• 發明（設計）人: 周洛龍;鄭永均;樸正熙;李鐘錫;千大煥
• 申請（專利權）人: 現代自動車株式會社;起亞自動車株式會社
• 主分類號: H01L29/872
• 分類號: H01L29/872;H01L21/04
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 陳鵬;李靜

本發明涉及半導體裝置及其制造方法。一種半導體裝置可以包括設置在襯底的第一表面處的n?型層；設置在n?型層頂部處的p?型區域和p+型區域；設置在p?型區域和p+型區域上的第一電極；以及設置在襯底的第二表面處的第二電極，其中，第一電極包括設置在p?型區域上的第一金屬層和設置在第一金屬層上的第二金屬層，并且所述第一金屬層與p?型區域連續接觸。

交叉引用相關申請

本申請要求于2018年5月4日提交的韓國專利申請第10-2018-0051815號的優先權，其全部內容通過引用結合于此。

技術領域

本發明涉及一種包括碳化硅(SiC)的半導體裝置及其制造方法。

背景技術

隨著電器變得越來越大和容量越來越大的最近趨勢，對具有高擊穿電壓、高電流和高速開關的功率半導體裝置的需求正在增大。由于其相對于傳統硅(Si)裝置的優越特性而被指出是唯一能夠滿足上述特性的裝置的碳化硅(SiC)功率裝置目前正在積極研究并且處于市場進入的早期階段。

在SiC PiN二極管的情況下，由于作為雙極元件的特性的高導通電壓和慢開關速度，存在適合于SiC二極管元件的方面。

因此，目前大量生產的大多數SiC二極管具有SiC肖特基勢壘二極管(SBD)結構，并且為了改善SBD的漏電流特性，已經提供了結勢壘肖特基(JBS)結構，其中，p+型區域在肖特基結部分的底端形成為離子注入型。

在本發明背景部分中公開的信息僅用于增強對本發明總體背景的理解，而不能被認為是對該信息形成本領域技術人員已知的現有技術的確認或任何形式的暗示。

發明內容

本發明的各個方面旨在提供一種具有低漏電流和高電流密度的碳化硅二極管。

半導體裝置可以包括設置在襯底的第一表面處的n-型層；設置在n-型層頂部處的p-型區域和p+型區域；設置在p-型區域和p+型區域上的第一電極；以及設置在襯底的第二表面處的第二電極，其中，第一電極可以包括設置在p-型區域上的第一金屬層和設置在第一金屬層上的第二金屬層，并且第一金屬層與p-型區域連續接觸。

p+型區域的離子摻雜濃度可以高于p-型區域的離子摻雜濃度。

p-型區域和p+型區域可以彼此接觸。

p+型區域的厚度可以比p-型區域的厚度厚。

第一金屬層可以包括肖特基金屬，并且第二金屬層和第二電極可以包括歐姆金屬。

第一金屬層可以設置在p+型區域上并在p+型區域上延伸。

第一金屬層可以與p-型區域接觸，以在其間的邊界表面中形成肖特基結，并且第一金屬層可以與p+型區域接觸，以在其間的邊界表面中形成歐姆結。

第二金屬層可以設置在p+型區域上。

第一金屬層可以與p-型區域接觸，以在其間的邊界表面中形成肖特基結，并且第二金屬層可以與p+型區域接觸，以在其間的邊界表面中形成歐姆結。

襯底可以是n+型碳化硅襯底。

半導體裝置的制造方法可以包括：在襯底的第一表面中形成n-型層；在n-型層的頂部處形成p-型區域和p+型區域；在p-型區域和p+型區域上形成第一電極；并且在襯底的第二表面中形成第二電極，其中，第一電極可以包括設置在p-型區域上的第一金屬層和設置在第一金屬層上的第二金屬層，并且第一金屬層與p-型區域連續接觸。

根據本發明的示例性實施例，半導體裝置在導通狀態下增加電流密度，在關閉狀態下減少漏電流。