[發(fā)明專利]高性能MOSFET

在審

• 申請?zhí)枺?/td>: 201811318133.8
• 申請日: 2018-11-07
• 公開（公告）號: CN110718588A
• 公開（公告）日: 2020-01-21
• 發(fā)明（設(shè)計(jì)）人: 大藤徹;蔡慶威;黃俊嘉;程冠倫;徐繼興
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/423;H01L29/10
• 代理公司: 11409 北京德恒律治知識產(chǎn)權(quán)代理有限公司
• 代理人: 章社杲;李偉

本發(fā)明描述了一種用于形成具有可調(diào)整性能的全環(huán)柵納米片F(xiàn)ET的方法。該方法包括在襯底上設(shè)置具有不同寬度的第一垂直結(jié)構(gòu)和第二垂直結(jié)構(gòu)，其中，第一垂直結(jié)構(gòu)和第二垂直結(jié)構(gòu)的頂部包括具有交替的第一納米片層和第二納米片層的多層納米片堆疊件。該方法還包括在第一垂直結(jié)構(gòu)和第二垂直結(jié)構(gòu)的頂部上方設(shè)置犧牲柵極結(jié)構(gòu)；在第一垂直結(jié)構(gòu)和第二垂直結(jié)構(gòu)上方沉積隔離層，從而使得隔離層圍繞犧牲柵極結(jié)構(gòu)的側(cè)壁；蝕刻犧牲柵極結(jié)構(gòu)以從第一垂直結(jié)構(gòu)和第二垂直結(jié)構(gòu)暴露每個(gè)多層納米片堆疊件；從每個(gè)暴露的多層納米片堆疊件去除第二納米片層以形成懸置的第一納米片層；形成金屬柵極結(jié)構(gòu)以圍繞懸置的第一納米片層。本發(fā)明實(shí)施例涉及高性能MOSFET。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及高性能MOSFET。

背景技術(shù)

移動應(yīng)用(例如，移動計(jì)算機(jī)、智能電話、平板電腦、智能設(shè)備等)中使用的集成電路(IC)具有嚴(yán)格的功率和性能要求。例如，期望p型和n型場效應(yīng)晶體管(FET)在芯片的邏輯和靜態(tài)存取存儲器(SRAM)區(qū)內(nèi)表現(xiàn)出平衡的切換性能(例如，類似的導(dǎo)通和截止特性)。然而，由于FET縮放，p型和n型FET可能會產(chǎn)生性能不匹配。例如，由于在它們相應(yīng)的制造中使用不同的材料、不同的晶格取向或施加至它們相應(yīng)的溝道區(qū)的不同的應(yīng)變工程條件，NFET可以變得比PFET“更快”。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的一些實(shí)施例，提供了一種半導(dǎo)體結(jié)構(gòu)，包括：鰭，位于襯底上方；垂直結(jié)構(gòu)，位于所述襯底上方，其中，所述垂直結(jié)構(gòu)包括：第一部分，具有交替的第一納米片層和第二納米片層；和第二部分，具有所述第二納米片層，其中，來自所述第一部分的所述第二納米片層延伸穿過所述第二部分；以及柵極結(jié)構(gòu)，位于所述鰭的部分上方和所述垂直結(jié)構(gòu)的所述第二部分的上方，其中，所述柵極結(jié)構(gòu)圍繞所述垂直結(jié)構(gòu)的所述第二部分的所述第二納米片層以及所述鰭的頂部和側(cè)面部分。

根據(jù)本發(fā)明的另一些實(shí)施例，還提供了一種半導(dǎo)體結(jié)構(gòu)，包括：垂直結(jié)構(gòu)，位于襯底上方，其中，所述垂直結(jié)構(gòu)包括：第一部分，具有交替的第一納米片層和第二納米片層；和第二部分，沒有所述第一納米片層，并且具有與所述第一部分不同數(shù)量的所述第二納米片層；鰭，位于所述襯底上方；第一柵極結(jié)構(gòu)，圍繞所述垂直結(jié)構(gòu)的所述第二部分的每個(gè)所述第二納米片層的頂面、底面和側(cè)面；以及第二柵極結(jié)構(gòu)，圍繞所述鰭的部分，其中，所述第二柵極結(jié)構(gòu)比所述第一柵極結(jié)構(gòu)更高。

根據(jù)本發(fā)明的又一些實(shí)施例，還提供了一種形成半導(dǎo)體結(jié)構(gòu)的方法，包括：在襯底上方設(shè)置第一垂直結(jié)構(gòu)和第二垂直結(jié)構(gòu)，其中，通過第一電介質(zhì)將所述第一垂直結(jié)構(gòu)和所述第二垂直結(jié)構(gòu)分開，并且所述第一垂直結(jié)構(gòu)和所述第二垂直結(jié)構(gòu)中的每個(gè)具有不同的寬度和位于第一隔離層之上的頂部，并且所述頂部包括具有交替的第一納米片層和第二納米片層的多層納米片堆疊件；在所述第一垂直結(jié)構(gòu)和所述第二垂直結(jié)構(gòu)的頂部上方以及所述第一隔離層的部分上方設(shè)置犧牲柵極結(jié)構(gòu)；在所述第一垂直結(jié)構(gòu)和所述第二垂直結(jié)構(gòu)和所述第一隔離層上方沉積第二隔離層，從而使得所述第二隔離層圍繞所述犧牲柵極結(jié)構(gòu)的側(cè)壁；蝕刻所述犧牲柵極結(jié)構(gòu)以從所述第一垂直結(jié)構(gòu)和所述第二垂直結(jié)構(gòu)暴露每個(gè)所述多層納米片堆疊件；從每個(gè)暴露的所述多層納米片堆疊件去除所述第一納米片層以形成懸置的所述第二納米片層；以及形成金屬柵極結(jié)構(gòu)以圍繞懸置的所述第二納米片層。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳地理解本發(fā)明的各個(gè)方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1是根據(jù)一些實(shí)施例的用于制造全環(huán)柵納米片F(xiàn)ET的方法的流程圖。

圖2至圖13是根據(jù)一些實(shí)施例的在不同制造階段處的全環(huán)柵納米片F(xiàn)ET結(jié)構(gòu)的等軸視圖。

圖14是根據(jù)一些實(shí)施例的全環(huán)柵納米片F(xiàn)ET的截面圖。

圖15是根據(jù)一些實(shí)施例的具有不同的納米片層寬度的兩個(gè)全環(huán)柵納米片F(xiàn)ET的截面圖。