[發明專利]自共軛矩陣的上三角部分存儲裝置和并行讀取方法有效
| 申請號: | 201811315346.5 | 申請日: | 2018-11-06 |
| 公開(公告)號: | CN109558567B | 公開(公告)日: | 2020-08-11 |
| 發明(設計)人: | 劉大可;劉劭晗 | 申請(專利權)人: | 海南大學 |
| 主分類號: | G06F17/16 | 分類號: | G06F17/16 |
| 代理公司: | 北京路浩知識產權代理有限公司 11002 | 代理人: | 王瑩;吳歡燕 |
| 地址: | 570228 海南省*** | 國省代碼: | 海南;46 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 共軛 矩陣 三角 部分 存儲 裝置 并行 讀取 方法 | ||
1.一種自共軛矩陣的上三角部分存儲裝置,其特征在于,包括:
存儲模塊選擇電路,用于選擇待存取的自共軛矩陣上三角部分各元素對應的存儲模塊;
地址生成電路,用于計算所述待存取的自共軛矩陣上三角部分各元素在其對應的存儲模塊中的邏輯地址;
并行的m個存儲模塊,用于存儲所述待存取的自共軛矩陣上三角部分各元素所對應的數據;
數據混洗模塊,用于對從所述存儲模塊中讀取出的數據進行混洗操作;
取共軛模塊,用于對經過混洗后的數據進行旁路操作和取共軛操作;
其中,m為所述自共軛矩陣的上三角部分存儲裝置的硬件并行度;
其中,所述地址生成電路具體用于:
根據公式(2)分別計算所述待存取的自共軛矩陣上三角部分各元素在其對應的存儲模塊中的邏輯地址;其中,所述公式(2)為:
其中,N為所述待存取的自共軛矩陣的階數,i,j分別為所述待存取的自共軛矩陣上三角部分任一元素所在的行和列,b為預設的標量常數,符號為向上取整操作,符號為向下取整操作,addr為該元素在其對應的存儲模塊中的邏輯地址;
或者,所述地址生成電路具體用于:
根據公式(3)分別計算所述待存取的自共軛矩陣上三角部分各元素在其對應的存儲模塊中的邏輯地址;其中,所述公式(3)為:
其中,N為所述待存取的自共軛矩陣的階數,i,j分別為所述待存取的自共軛矩陣上三角部分任一元素所在的行和列,b為預設的標量常數,符號為向上取整操作,符號為向下取整操作,addr為該元素在其對應的存儲模塊中的邏輯地址;
其中,所述待存取的自共軛矩陣的階數等于所述自共軛矩陣的上三角部分存儲裝置的硬件并行度m或為所述自共軛矩陣的上三角部分存儲裝置的硬件并行度m的整數倍。
2.根據權利要求1所述的裝置,其特征在于,所述存儲模塊選擇電路具體用于:
根據公式(1)計算所述待存取的自共軛矩陣上三角部分各元素對應的存儲模塊;其中,所述公式(1)為:
bank=(i+j+a)mod m (1),
其中,i,j分別為所述待存取的自共軛矩陣上三角部分任一元素所在的行和列,a為預設的標量常數,mod為取余數操作,bank為該元素對應的存儲模塊。
3.一種基于權利要求1-2任一所述自共軛矩陣的上三角部分存儲裝置的并行讀取方法,其特征在于,包括:
根據自共軛矩陣的復數共軛對稱特性,將待讀取的N階自共軛矩陣的任一行或列元素轉換為所述N階自共軛矩陣上三角部分中所包含的N個元素;
利用所述存儲模塊選擇電路確定所述N個元素各自對應的存儲模塊,利用所述地址生成電路確定所述N個元素在各自對應的存儲模塊中的邏輯地址,根據所述邏輯地址,從存儲模塊中并行讀取所述N個元素所對應的數據;
在所述數據混洗模塊中對讀取出的所述N個元素所對應的數據進行數據混洗操作;
在所述取共軛模塊中對經過混洗后的所述數據進行旁路操作和取共軛操作;
其中,N為正整數;
其中,所述利用所述地址生成電路確定所述N個元素在各自對應的存儲模塊中的邏輯地址的步驟,具體為:
根據公式(2)計算所述N個元素在各自對應的存儲模塊中的邏輯地址;其中,所述公式(2)為:
其中,i,j分別為所述N個元素中任一元素所在的行和列,b為預設的標量常數,符號為向上取整操作,符號為向下取整操作,addr為該元素在其對應的存儲模塊中的邏輯地址,m為所述自共軛矩陣的上三角部分存儲裝置的硬件并行度;
或者,所述利用所述地址生成電路確定所述N個元素在各自對應的存儲模塊中的邏輯地址的步驟,具體為:
根據公式(3)計算所述N個元素在各自對應的存儲模塊中的邏輯地址;其中,所述公式(3)為:
其中,i,j分別為所述N個元素中任一元素所在的行和列,b為預設的標量常數,符號為向上取整操作,符號為向下取整操作,addr為該元素在其對應的存儲模塊中的邏輯地址,m為所述自共軛矩陣的上三角部分存儲裝置的硬件并行度;
其中,所述待讀取的自共軛矩陣的階數N等于所述自共軛矩陣的上三角部分存儲裝置的硬件并行度m或為所述自共軛矩陣的上三角部分存儲裝置的硬件并行度m的整數倍。
4.根據權利要求3所述的方法,其特征在于,所述利用所述存儲模塊選擇電路確定所述N個元素各自對應的存儲模塊的步驟,具體為:
根據公式(1)計算所述N個元素各自對應的存儲模塊;其中,所述公式(1)為:
bank=(i+j+a)mod m (1),
其中,i,j分別表示所述N個元素中任一元素所在的行和列,a為預設的標量常數,mod為取余數操作,bank為該元素對應的存儲模塊。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海南大學,未經海南大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201811315346.5/1.html,轉載請聲明來源鉆瓜專利網。





