[發(fā)明專利]對稱矩陣的三角部分存儲裝置和并行讀取方法

有效

• 申請?zhí)枺?/td>: 201811315320.0
• 申請日: 2018-11-06
• 公開（公告）號: CN109857982B
• 公開（公告）日: 2020-10-02
• 發(fā)明（設(shè)計）人: 劉大可;劉劭晗
• 申請（專利權(quán)）人: 海南大學(xué)
• 主分類號: G06F17/16
• 分類號: G06F17/16
• 代理公司: 北京路浩知識產(chǎn)權(quán)代理有限公司 11002
• 代理人: 王瑩;吳歡燕

1.一種對稱矩陣的三角部分存儲裝置，其特征在于，包括：

存儲模塊選擇電路，用于選擇待存取的對稱矩陣上三角部分或下三角部分各元素對應(yīng)的存儲模塊；

地址生成電路，用于計算所述待存取的對稱矩陣上三角部分或下三角部分各元素在其對應(yīng)的存儲模塊中的邏輯地址；

并行的m個存儲模塊，用于存儲所述待存取的對稱矩陣上三角部分或下三角部分各元素所對應(yīng)的數(shù)據(jù)；

數(shù)據(jù)混洗模塊，用于對從所述存儲模塊中讀取出的數(shù)據(jù)進(jìn)行混洗操作；

其中，m為所述對稱矩陣的三角部分存儲裝置的硬件并行度；

其中，所述地址生成電路具體用于：

根據(jù)公式(2)分別計算所述待存取的對稱矩陣上三角部分或下三角部分各元素在其對應(yīng)的存儲模塊中的邏輯地址；其中，所述公式(2)為：

其中，N為所述待存取的對稱矩陣的階數(shù)，i，j分別為所述待存取的對稱矩陣上三角部分或下三角部分任一元素所在的行和列，b為預(yù)設(shè)的標(biāo)量常數(shù)，符號為向上取整操作，符號為向下取整操作，addr為該元素在其對應(yīng)的存儲模塊中的邏輯地址；

或者，所述地址生成電路具體用于：

根據(jù)公式(3)分別計算所述待存取的對稱矩陣上三角部分或下三角部分各元素在其對應(yīng)的存儲模塊中的邏輯地址；其中，所述公式(3)為：

其中，N為所述待存取的對稱矩陣的階數(shù)，i，j分別為所述待存取的對稱矩陣上三角部分或下三角部分任一元素所在的行和列，b為預(yù)設(shè)的標(biāo)量常數(shù)，符號為向上取整操作，符號為向下取整操作，addr為該元素在其對應(yīng)的存儲模塊中的邏輯地址。

2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述存儲模塊選擇電路具體用于：

根據(jù)公式(1)計算所述待存取的對稱矩陣上三角部分或下三角部分各元素對應(yīng)的存儲模塊；其中，所述公式(1)為：

bank＝(i+j+a)mod m (1)，

其中，i，j分別為所述待存取的對稱矩陣上三角部分或下三角部分任一元素所在的行和列，a為預(yù)設(shè)的標(biāo)量常數(shù)，mod為取余數(shù)操作，bank為該元素對應(yīng)的存儲模塊。

3.一種基于權(quán)利要求1-2任一所述對稱矩陣的三角部分存儲裝置的并行讀取方法，其特征在于，包括：

根據(jù)對稱矩陣的對稱特性，將待讀取的N階對稱矩陣的任一行或列元素轉(zhuǎn)換為所述N階對稱矩陣上三角部分或下三角部分中所包含的N個元素；

利用所述存儲模塊選擇電路確定所述N個元素各自對應(yīng)的存儲模塊，利用所述地址生成電路確定所述N個元素在各自對應(yīng)的存儲模塊中的邏輯地址，根據(jù)所述邏輯地址，從存儲模塊中并行讀取所述N個元素所對應(yīng)的數(shù)據(jù)；

在所述數(shù)據(jù)混洗模塊中對讀取出的所述N個元素所對應(yīng)的數(shù)據(jù)進(jìn)行數(shù)據(jù)混洗操作；

其中，N為正整數(shù)。

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述利用所述存儲模塊選擇電路確定所述N個元素各自對應(yīng)的存儲模塊的步驟，具體為：

根據(jù)公式(1)計算所述N個元素各自對應(yīng)的存儲模塊；其中，所述公式(1)為：

bank＝(i+j+a)mod m (1)，

其中，i，j分別表示所述N個元素中任一元素所在的行和列，a為預(yù)設(shè)的標(biāo)量常數(shù)，mod為取余數(shù)操作，bank為該元素對應(yīng)的存儲模塊，m為所述對稱矩陣的三角部分存儲裝置的硬件并行度。

5.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述利用所述地址生成電路確定所述N個元素在各自對應(yīng)的存儲模塊中的邏輯地址的步驟，具體為：

根據(jù)公式(2)計算所述N個元素在各自對應(yīng)的存儲模塊中的邏輯地址；其中，所述公式(2)為：

其中，i，j分別為所述N個元素中任一元素所在的行和列，b為預(yù)設(shè)的標(biāo)量常數(shù)，符號為向上取整操作，符號為向下取整操作，addr為該元素在其對應(yīng)的存儲模塊中的邏輯地址，m為所述對稱矩陣的三角部分存儲裝置的硬件并行度。