[發(fā)明專利]閃存控制器、閃存控制器的控制方法及相關(guān)的電子裝置有效
| 申請?zhí)枺?/td> | 201811314733.7 | 申請日： | 2018-11-06 |
| 公開（公告）號： | CN111026325B | 公開（公告）日： | 2023-03-10 |
| 發(fā)明（設(shè)計）人： | 黃冠堯;林瑜智;沈昌煒 | 申請（專利權(quán)）人： | 慧榮科技股份有限公司 |
| 主分類號： | G06F3/06 | 分類號： | G06F3/06 |
| 代理公司： | 深圳新創(chuàng)友知識產(chǎn)權(quán)代理有限公司 44223 | 代理人： | 江耀純 |
| 地址： | 中國臺*** | 國省代碼： | 臺灣;71 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 閃存 控制器 控制 方法 相關(guān) 電子 裝置 | ||
本發(fā)明公開了一種用來存取閃存模塊的閃存控制器，所述閃存模塊包括多個閃存芯片，所述閃存控制器包括有緩沖存儲器以及微處理器，且所述緩沖存儲器用以暫存系統(tǒng)內(nèi)部程序代碼。當(dāng)所述閃存控制器進入省電模式時，所述微處理器關(guān)閉所述緩沖存儲器的部分區(qū)域以使得所述系統(tǒng)內(nèi)部程序代碼的至少一部分消失；且當(dāng)所述閃存控制器由所述省電模式進入正常模式時，所述微處理器自所述多個閃存芯片中的N個閃存芯片中讀取所述系統(tǒng)內(nèi)部程序代碼的所述至少一部分，其中N為大于1的正整數(shù)。本發(fā)明通過將ISP碼分散存儲在多個閃存芯片中，可在由省電模式進入到正常模式時使用平行讀取的方式快速地自多個閃存芯片中讀取ISP碼，進而加速處理來自主裝置的存取命令。
技術(shù)領(lǐng)域
本發(fā)明有關(guān)于閃存控制器。
背景技術(shù)
閃存控制器通常會在沒有收到來自主裝置的存取命令時進入省電模式，并關(guān)閉靜態(tài)隨機存取存儲器(Static Random-Access Memory，SRAM)的一部分的電源，以節(jié)省電力消耗。由于靜態(tài)隨機存取存儲器的一部分被關(guān)閉，故原本存儲在其中的系統(tǒng)內(nèi)部程序代碼(In-System Programming(ISP)code)會有部分消失，因此，當(dāng)閃存控制器由省電模式進入到正常模式時，會需要重新自一閃存模塊中讀取ISP碼之后，才能夠正常地接收主裝置的存取命令并對閃存模塊進行存取。然而，由于ISP碼的容量較大，因此閃存控制器會需要較多的時間來讀取ISP碼，因而造成了閃存控制器在離開省電模式時需要較長的時間才能夠處理來自主裝置的存取命令，而降低了整體系統(tǒng)的效能。
發(fā)明內(nèi)容
因此，本發(fā)明的目的的一在于公開一種閃存控制器，其可以將ISP碼分散存儲在多個閃存芯片中，并在由省電模式進入到正常模式時使用平行讀取的方式自多個閃存芯片中讀取ISP碼，以快速地完成ISP碼的讀取，以解決現(xiàn)有技術(shù)中的問題。
在本發(fā)明的一個實施例中，公開了一種閃存控制器，其中所述閃存控制器用來存取一閃存模塊，所述閃存模塊包括了多個閃存芯片，所述閃存控制器包括有一只讀存儲器、一緩沖存儲器以及一微處理器。所述只讀存儲器用來存儲一程序代碼，所述緩沖存儲器用以暫存一系統(tǒng)內(nèi)部程序代碼，且所述微處理器用來執(zhí)行所述程序代碼以及所述系統(tǒng)內(nèi)部程序代碼以控制對所述閃存模塊的存取。當(dāng)所述閃存控制器進入一省電模式時，所述微處理器關(guān)閉所述緩沖存儲器的一部分區(qū)域以使得所述系統(tǒng)內(nèi)部程序代碼的至少一部分消失；且當(dāng)所述閃存控制器由所述省電模式進入一正常模式時，所述微處理器自所述多個閃存芯片中的N個閃存芯片中讀取所述系統(tǒng)內(nèi)部程序代碼的所述至少一部分，其中N為大于1的正整數(shù)。
在本發(fā)明的另一個實施例中，公開了一種電子裝置，其包括有一閃存模塊以及一閃存控制器，其中所述閃存模塊包括多個閃存芯片，且所述閃存控制器用來存取所述閃存模塊。在本實施例中，所述閃存控制器包括有一緩沖存儲器以及一微處理器，且所述緩沖存儲器用以暫存一系統(tǒng)內(nèi)部程序代碼。當(dāng)所述閃存控制器進入一省電模式時，所述微處理器關(guān)閉所述緩沖存儲器的一部分區(qū)域以使得所述系統(tǒng)內(nèi)部程序代碼的至少一部分消失；且當(dāng)所述閃存控制器由所述省電模式進入一正常模式時，所述微處理器自所述多個閃存芯片中的N個閃存芯片中讀取所述系統(tǒng)內(nèi)部程序代碼的所述至少一部分，其中N為大于1的正整數(shù)。
在本發(fā)明的另一個實施例中，公開了一種閃存控制器的控制方法，其包括有以下步驟：當(dāng)所述閃存控制器進入一省電模式時，關(guān)閉位于所述閃存控制器內(nèi)部的一緩沖存儲器的一部分區(qū)域以使得一系統(tǒng)內(nèi)部程序代碼的至少一部分消失；以及當(dāng)所述閃存控制器由所述省電模式進入一正常模式時，自多個閃存芯片中的N個閃存芯片中讀取所述系統(tǒng)內(nèi)部程序代碼的所述至少一部分，其中N為大于1的正整數(shù)。
附圖說明
圖1為依據(jù)本發(fā)明一實施例的一種記憶裝置的示意圖。
圖2為根據(jù)本發(fā)明一實施例的閃存模塊的示意圖。
圖3為根據(jù)本發(fā)明一實施例的記憶裝置的操作流程圖。
圖4繪示了儲存儲在緩沖存儲器的ISP碼的示意圖。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于慧榮科技股份有限公司，未經(jīng)慧榮科技股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811314733.7/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
G06F 電數(shù)字數(shù)據(jù)處理
G06F3-00 用于將所要處理的數(shù)據(jù)轉(zhuǎn)變成為計算機能夠處理的形式的輸入裝置；用于將數(shù)據(jù)從處理機傳送到輸出設(shè)備的輸出裝置，例如，接口裝置
G06F3-01 .用于用戶和計算機之間交互的輸入裝置或輸入和輸出組合裝置
G06F3-05 .在規(guī)定的時間間隔上，利用模擬量取樣的數(shù)字輸入
G06F3-06 .來自記錄載體的數(shù)字輸入，或者到記錄載體上去的數(shù)字輸出
G06F3-09 .到打字機上去的數(shù)字輸出
G06F3-12 .到打印裝置上去的數(shù)字輸出
