[發(fā)明專利]一種支持?jǐn)?shù)據(jù)級(jí)并行和多指令融合的二維數(shù)據(jù)通路架構(gòu)

有效

• 申請?zhí)枺?/td>: 201811314543.5
• 申請日: 2018-11-06
• 公開（公告）號(hào): CN109558170B
• 公開（公告）日: 2021-05-04
• 發(fā)明（設(shè)計(jì)）人: 劉大可;劉劭晗;楊兵強(qiáng)
• 申請（專利權(quán)）人: 極芯通訊技術(shù)（南京）有限公司
• 主分類號(hào): G06F9/38
• 分類號(hào): G06F9/38
• 代理公司: 北京路浩知識(shí)產(chǎn)權(quán)代理有限公司 11002
• 代理人: 王瑩;吳歡燕

本發(fā)明提供一種支持?jǐn)?shù)據(jù)級(jí)并行和多指令融合的二維數(shù)據(jù)通路架構(gòu)，包括逐層依次設(shè)置的并行乘法單元、二維算術(shù)單元和后處理單元；所述并行乘法單元由多個(gè)并行的乘法器構(gòu)成，用于并行執(zhí)行多路實(shí)數(shù)的相乘運(yùn)算、指數(shù)運(yùn)算或者旁路操作；所述二維算術(shù)單元的輸入端連接所述并行乘法單元的輸出端，且所述二維算術(shù)單元包括多個(gè)呈二維排布的縱向多層、各層橫向并行的算術(shù)邏輯單元，各縱向多層之間以及各層橫向并行的算術(shù)邏輯單元之間通過數(shù)據(jù)交換網(wǎng)絡(luò)進(jìn)行連接；所述后處理單元的輸入端連接所述二維算術(shù)單元的輸出端，用于執(zhí)行后處理操作。本發(fā)明能夠有效提高該架構(gòu)在特殊數(shù)字信號(hào)處理中的普遍適用性，并有效提高架構(gòu)的處理性能及效率。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)字信號(hào)處理器技術(shù)領(lǐng)域，更具體地，涉及一種支持?jǐn)?shù)據(jù)級(jí)并行和多指令融合的二維數(shù)據(jù)通路架構(gòu)。

背景技術(shù)

可編程處理器通過軟件程序?qū)崿F(xiàn)不同的計(jì)算功能，具有高度的靈活性。處理器的一個(gè)重要組件是算數(shù)邏輯單元(Arithmetic and Logic Unit,ALU)，該組件執(zhí)行算術(shù)和邏輯運(yùn)算。通用處理器上的ALU支持簡單的算術(shù)運(yùn)算和邏輯運(yùn)算，復(fù)雜的計(jì)算則會(huì)被分解成多步的ALU運(yùn)算來實(shí)現(xiàn)。

通常的數(shù)字信號(hào)處理算法均可由通用可編程處理器執(zhí)行，但通用可編程處理器并不適合應(yīng)用在由電池供電或者有低功耗要求的嵌入式系統(tǒng)中。這是由于數(shù)字信號(hào)處理算法通常需要對一組輸入數(shù)據(jù)進(jìn)行快速和重復(fù)的數(shù)學(xué)運(yùn)算，且往往需要實(shí)時(shí)計(jì)算，對延遲有嚴(yán)格要求，而通用處理器無法同時(shí)滿足數(shù)字信號(hào)處理算法對處理速度、實(shí)施成本以及功耗的要求。

專用數(shù)字信號(hào)處理器是一種針對特定的數(shù)字信號(hào)處理應(yīng)用而設(shè)計(jì)的可編程處理器，其采用特殊的處理器架構(gòu)，如優(yōu)化算術(shù)邏輯單元，來提高計(jì)算速度。數(shù)字信號(hào)處理器上執(zhí)行的數(shù)學(xué)運(yùn)算通常由重復(fù)的數(shù)學(xué)計(jì)算，如乘加計(jì)算(MAC)構(gòu)成，在專用處理器中則通過設(shè)計(jì)特殊的邏輯計(jì)算單元單步完成這些基本運(yùn)算來提高運(yùn)算速度。

例如，能夠?qū)崿F(xiàn)并行操作的超長指令字(Very Long Instruction Word,VLIW)處理器，通過指令級(jí)并行運(yùn)行來提高處理速度。VLIW處理器把多個(gè)操作合并成一個(gè)超長指令，一次讀入并同時(shí)執(zhí)行其中的多個(gè)操作，能夠充分利用處理器的硬件資源來提高處理速度。但是，由于程序指令字過長，且程序執(zhí)行的操作受依賴關(guān)系限制，一些操作不能在VLIW處理器上并行執(zhí)行，同時(shí)由于通常超長指令字中的某個(gè)操作為空操作(NOP)，使得程序效率降低且影響系統(tǒng)處理能力。另外，由于VLIW處理器依賴編譯器決定操作執(zhí)行的順序，而現(xiàn)有的代碼生成工具還不能分析專用數(shù)字信號(hào)處理算法并利用專用硬件和指令提高處理速度，且在執(zhí)行多數(shù)的同構(gòu)重復(fù)的數(shù)字信號(hào)處理算法時(shí)，控制代碼過于冗余，開銷過大，使得一些特殊的數(shù)字信號(hào)處理算法無法在VLIW處理器上高效的執(zhí)行。

而另一種單指令多數(shù)據(jù)(Single Instruction Multiple Data,SIMD)處理器，采用一維并行數(shù)據(jù)通道，通過多個(gè)處理單元同時(shí)對多個(gè)數(shù)據(jù)執(zhí)行相同操作，即通過數(shù)據(jù)級(jí)并行計(jì)算，提高處理速度。但是傳統(tǒng)SIMD處理器只是針對數(shù)據(jù)并行處理，簡單擴(kuò)展了ALU單元使之能夠同時(shí)處理多路輸入數(shù)據(jù)，對于專用數(shù)字信號(hào)處理算法，將其較復(fù)雜的操作分解為簡單的SIMD操作后性能提高并不明顯。

發(fā)明內(nèi)容

為了克服上述問題或者至少部分地解決上述問題，本發(fā)明提供一種支持?jǐn)?shù)據(jù)級(jí)并行和多指令融合的二維數(shù)據(jù)通路架構(gòu)，用以有效提高該架構(gòu)在特殊數(shù)字信號(hào)處理中的普遍適用性，并有效提高架構(gòu)的處理性能及效率。

本發(fā)明提供一種支持?jǐn)?shù)據(jù)級(jí)并行和多指令融合的二維數(shù)據(jù)通路架構(gòu)，包括逐層依次設(shè)置的并行乘法單元、二維算術(shù)單元和后處理單元；所述并行乘法單元由多個(gè)并行的乘法器構(gòu)成，用于并行執(zhí)行多路實(shí)數(shù)的相乘運(yùn)算、指數(shù)運(yùn)算或者旁路操作；所述二維算術(shù)單元的輸入端連接所述并行乘法單元的輸出端，且所述二維算術(shù)單元包括多個(gè)呈二維排布的縱向多層、各層橫向并行的算術(shù)邏輯單元，各縱向多層之間以及各層橫向并行的算術(shù)邏輯單元之間通過數(shù)據(jù)交換網(wǎng)絡(luò)進(jìn)行連接；所述后處理單元的輸入端連接所述二維算術(shù)單元的輸出端，用于執(zhí)行后處理操作。