[發(fā)明專利]一種基于描述符的PCIE總線DMA控制器及數(shù)據(jù)傳輸控制方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201811314380.0
• 申請(qǐng)日: 2018-11-06
• 公開（公告）號(hào): CN109471816B
• 公開（公告）日: 2021-07-06
• 發(fā)明（設(shè)計(jì)）人: 唐金鋒;劉揚(yáng);哈云雪;徐丹妮
• 申請(qǐng)（專利權(quán)）人: 西安微電子技術(shù)研究所
• 主分類號(hào): G06F13/12
• 分類號(hào): G06F13/12;G06F13/42
• 代理公司: 西安通大專利代理有限責(zé)任公司 61200
• 代理人: 徐文權(quán)

本發(fā)明提供一種基于描述符的PCIE總線DMA控制器及數(shù)據(jù)傳輸控制方法，包括：TLP發(fā)送引擎、TLP接收引擎、接口訪問控制模塊、DMA傳輸控制模塊、描述符訪問控制模塊、多DMA通道控制模塊、控制狀態(tài)寄存器、DMA通道緩存。本發(fā)明設(shè)計(jì)的DMA控制器的DMA傳輸過程完全由描述符控制實(shí)現(xiàn)，提高數(shù)據(jù)帶寬和傳輸效率；DMA數(shù)據(jù)傳輸可配置多個(gè)DMA通道，且每個(gè)DMA通道的優(yōu)先級(jí)、傳輸觸發(fā)閾值和超時(shí)時(shí)間均可編程，能夠保證數(shù)據(jù)傳輸按照高低優(yōu)先級(jí)傳輸?shù)耐瑫r(shí)，保證特定通道的數(shù)據(jù)傳輸實(shí)時(shí)性；所有DMA通道的上傳/下發(fā)數(shù)據(jù)緩存可實(shí)現(xiàn)動(dòng)態(tài)管理，實(shí)現(xiàn)多通道DMA并發(fā)傳輸，保證DMA傳輸帶寬使用效率。

技術(shù)領(lǐng)域

本發(fā)明屬于數(shù)據(jù)傳輸控制領(lǐng)域，具體為一種基于描述符的PCIE總線DMA控制器及數(shù)據(jù)傳輸控制方法。

背景技術(shù)

PCIE總線技術(shù)是第三代I/O互連總線，PCIE總線在桌面電腦、通信平臺(tái)、服務(wù)器、工作站、移動(dòng)通信、嵌入式設(shè)備中是極具性價(jià)比的高帶寬傳輸解決方案。近年來PCIE總線技術(shù)在很多高性能綜合電子平臺(tái)和系統(tǒng)中獲得了越來越多的應(yīng)用，采用DMA(Direct MemoryAccess，直接內(nèi)存訪問)數(shù)據(jù)傳輸是發(fā)揮PCIE總線高帶寬、高性能的最常用的技術(shù)手段之一。市面上很多PCIE總線產(chǎn)品中都集成了DMA控制器，但都是面向通用化和傳統(tǒng)應(yīng)用場(chǎng)景，在某些需要多DMA通道和多種不同優(yōu)先級(jí)數(shù)據(jù)同時(shí)傳輸?shù)膽?yīng)用場(chǎng)景中，不能很好適配應(yīng)用需求。

專利文獻(xiàn)CN 105988953A公開一種直接內(nèi)存存取DMA控制器及數(shù)據(jù)傳輸?shù)姆椒ǎ筛鶕?jù)中央處理器CPU配置的傳輸參數(shù)完成外部芯片和CPU之間的數(shù)據(jù)上送和下發(fā)操作，并通過仲裁方式避免上送和下發(fā)操作引起的競(jìng)爭(zhēng)。專利文獻(xiàn)CN105320625A公開一種硬件封包的基于PCIe的DMA傳輸方法，通過硬件獲取PayLoad_max參數(shù)并使用PayLoad_max長(zhǎng)度的數(shù)據(jù)包進(jìn)行DMA傳輸，以提高DMA傳輸效率。專利文獻(xiàn)CN106951388A公開一種基于PCIe的DMA數(shù)據(jù)傳輸方法及系統(tǒng)，該發(fā)明能夠在DMA指令的控制下從多個(gè)DMA通道中選擇度應(yīng)的DMA通道對(duì)數(shù)據(jù)進(jìn)行傳輸，將不同種類數(shù)據(jù)分不同通道進(jìn)行傳輸，降低數(shù)據(jù)傳輸復(fù)雜度。

由上可知，當(dāng)前的PCIE總線DMA控制器以及相關(guān)專利成果，沒有涉及多通道傳輸或在多通道DMA傳輸中沒有考慮對(duì)DMA多個(gè)通道的數(shù)據(jù)按照不同優(yōu)先級(jí)進(jìn)行自動(dòng)化處理，不能滿足多DMA通道和多種不同優(yōu)先級(jí)數(shù)據(jù)同時(shí)傳輸?shù)膽?yīng)用系統(tǒng)需求。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)中存在的問題，本發(fā)明提供一種基于描述符的PCIE總線DMA控制器及數(shù)據(jù)傳輸控制方法，滿足多通道多優(yōu)先級(jí)、大容量數(shù)據(jù)傳輸需求。

本發(fā)明是通過以下技術(shù)方案來實(shí)現(xiàn)：

一種基于描述符的PCIE總線DMA控制器，包括：

TLP發(fā)送引擎，用于完成PCIE總線事物層包的組幀與發(fā)送；

TLP接收引擎，用于完成PCIE總線事物層包的接收與解析；

接口訪問控制模塊，用于實(shí)現(xiàn)接口時(shí)序的產(chǎn)生和數(shù)據(jù)同步控制；

DMA傳輸控制模塊，用于實(shí)現(xiàn)DMA數(shù)據(jù)傳輸控制；

描述符訪問控制模塊，用于實(shí)現(xiàn)DMA控制器描述符信息與主機(jī)內(nèi)存描述符信息的交互；并在描述符信息的控制下，根據(jù)多DMA通道控制模塊的通道仲裁結(jié)果向DMA傳輸控制模塊發(fā)起DMA傳輸請(qǐng)求；

多DMA通道控制模塊，根據(jù)配置的DMA通道優(yōu)先級(jí)和通道啟動(dòng)閾值，以及每個(gè)DMA通道緩存的狀態(tài)信息，對(duì)多通道進(jìn)行仲裁，選出需要服務(wù)的DMA通道并提交給描述符訪問控制模塊；

DMA通道緩存，用于暫存DMA通道的數(shù)據(jù)，每個(gè)DMA通道具有一個(gè)下發(fā)數(shù)據(jù)緩存和上傳數(shù)據(jù)緩存，每個(gè)DMA通道需要配置一組描述符，同一組內(nèi)的描述符地址連續(xù)；根據(jù)DMA通道的數(shù)據(jù)對(duì)于傳輸?shù)膶?shí)時(shí)性要求配置DMA通道優(yōu)先級(jí)。