[發(fā)明專利]集成在封裝基板中薄膜無源器件

在審

• 申請?zhí)枺?/td>: 201811306765.2
• 申請日: 2018-11-05
• 公開（公告）號: CN109979914A
• 公開（公告）日: 2019-07-05
• 發(fā)明（設(shè)計）人: A·阿列克索夫;K·達爾馬韋卡爾塔;S·加恩;S·V·皮耶塔姆巴拉姆;S·R·派塔爾
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L21/60
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 陳松濤;王英

1.一種封裝基板，包括：

在第一表面上的一個或多個第一導(dǎo)電觸點；

在與所述第一表面相對的第二表面上的一個或多個第二導(dǎo)電觸點；

所述第一表面和所述第二表面之間的電介質(zhì)層；以及

所述電介質(zhì)層上的與所述第一導(dǎo)電觸點中的一個導(dǎo)電耦合的嵌入式電阻器，其中，所述嵌入式電阻器包括所述電介質(zhì)層的表面上的薄膜電阻材料，所述電介質(zhì)層的所述表面上的第一金屬層和第二金屬層，所述第一金屬層上的第三金屬層，和所述第二金屬層上的第四金屬層，其中，所述第三金屬層和所述第四金屬層位于所述薄膜電阻材料的相對端上。

2.根據(jù)權(quán)利要求1所述的封裝基板，其中，所述第三金屬層和所述第四金屬層包括在與所述薄膜電阻材料相對的側(cè)上的傾斜表面。

3.根據(jù)權(quán)利要求2所述的封裝基板，其中，所述第三金屬層覆蓋所述第一金屬層和所述第一金屬層與所述薄膜電阻材料之間的所述電介質(zhì)層的表面，并且其中，所述第四金屬層覆蓋所述第二金屬層和所述第二金屬層與所述薄膜電阻材料之間的所述電介質(zhì)層的表面。

4.根據(jù)權(quán)利要求2所述的封裝基板，其中，所述薄膜電阻材料包括小于約70nm的厚度。

5.根據(jù)權(quán)利要求2所述的封裝基板，其中，所述薄膜電阻材料包括鈦。

6.根據(jù)權(quán)利要求2所述的封裝基板，其中，所述第三金屬層和所述第四金屬層包括與所述傾斜表面相鄰的平坦表面。

7.根據(jù)權(quán)利要求6所述的封裝基板，其中，所述第三金屬層和所述第四金屬層的平坦表面是共面的。

8.根據(jù)權(quán)利要求7所述的封裝基板，其中，所述第三金屬層和所述第四金屬層的平坦表面至少部分地被第二電介質(zhì)層覆蓋。

9.一種系統(tǒng)，包括：

處理器；

通信接口；以及

集成電路器件封裝，所述集成電路器件封裝包括：

集成電路器件，與第一基板表面上的一個或多個第一導(dǎo)電觸點耦合；

與所述第一基板表面相對的第二基板表面上的一個或多個第二導(dǎo)電觸點；

所述第一基板表面和所述第二基板表面之間的電介質(zhì)層；以及

所述電介質(zhì)層上的與所述集成電路器件導(dǎo)電耦合的嵌入式電阻器，其中，所述嵌入式電阻器包括在所述電介質(zhì)層的表面上的薄膜電阻材料，所述電介質(zhì)層的所述表面上的第一金屬層和第二金屬層，所述第一金屬層上的第三金屬層，和所述第二金屬層上的第四金屬層，其中，所述第三金屬層和所述第四金屬層位于所述薄膜電阻材料的相對端上。

10.根據(jù)權(quán)利要求9所述的系統(tǒng)，其中，所述第三金屬層和所述第四金屬層包括在與所述薄膜電阻材料相對的側(cè)上的傾斜表面。

11.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中，所述第三金屬層覆蓋所述第一金屬層和所述第一金屬層與所述薄膜電阻材料之間的所述電介質(zhì)層的表面，并且其中，所述第四金屬層覆蓋所述第二金屬層和所述第二金屬層與所述薄膜電阻材料之間的所述電介質(zhì)層的表面。

12.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中，所述薄膜電阻材料包括小于約70nm的厚度。

13.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中，所述薄膜電阻材料包括鈦。

14.根據(jù)權(quán)利要求10所述的系統(tǒng)，其中，所述第三金屬層和所述第四金屬層包括與所述傾斜表面相鄰的平坦表面。

15.根據(jù)權(quán)利要求14所述的系統(tǒng)，其中，所述第三金屬層和所述第四金屬層的平坦表面是共面的。

16.根據(jù)權(quán)利要求15所述的系統(tǒng)，其中，所述第三金屬層和所述第四金屬層的平坦表面至少部分地被第二電介質(zhì)層覆蓋。