[發明專利]緩沖器電路以及具有該緩沖器電路的存儲器裝置

在審

• 申請號: 201811306328.0
• 申請日: 2018-11-05
• 公開（公告）號: CN110297599A
• 公開（公告）日: 2019-10-01
• 發明（設計）人: 金東鉉;崔恩志;鄭堯韓;金宰興
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 劉久亮;黃綸偉

緩沖器電路以及具有該緩沖器電路的存儲器裝置。一種緩沖器電路包括：第一緩沖器，其被配置為在外部電源電壓下操作，通過將輸入信號與基準電壓進行比較來生成第一緩沖器信號和第二緩沖器信號，并且響應于共模反饋電壓而控制第一緩沖器信號和第二緩沖器信號的電位電平；第二緩沖器，其被配置為在內部電源電壓下操作并響應于第一緩沖器信號和第二緩沖器信號而生成輸出信號；以及復制電路，其被配置為將共模反饋電壓生成為小于內部電源電壓。

技術領域

本發明的各種實施方式涉及電子裝置，更具體地講，涉及一種緩沖器電路以及包括該緩沖器電路的半導體裝置。

背景技術

目前使用存儲器系統作為存儲介質的移動信息裝置(具體地講，智能電話和平板個人計算機(PC))的廣泛使用增加了存儲器裝置的重要性以及對存儲器裝置的興趣。

隨著各種應用以及使用高速處理器或多核處理器的并行處理的出現，對半導體存儲器系統的要求在性能和可靠性兩個方面均在增加。

存儲器系統是使用諸如硅(Si)、鍺(Ge)、砷化鎵(GaAs)或磷化銦(InP)的半導體制造的存儲裝置。存儲器系統可被分類為易失性存儲器裝置和非易失性存儲器裝置。當電源關閉時，易失性存儲器裝置丟失存儲的數據。易失性存儲器裝置的示例可包括靜態隨機存取存儲器(RAM)(SRAM)、動態RAM(DRAM)和同步DRAM(SDRAM)。非易失性存儲器裝置可保持存儲的數據，而不管電源開/關條件如何。非易失性存儲器的示例包括只讀存儲器(ROM)、可編程ROM(PROM)、可擦除可編程ROM(EPROM)、電可擦除可編程ROM(EEPROM)、閃存、相變隨機存取存儲器(PRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)和鐵電RAM(FRAM)。閃存可被分類為NOR型存儲器和NAND型存儲器。

發明內容

各種實施方式涉及一種根據占空比和溫度來減小輸出變化的緩沖器電路以及包括該緩沖器電路的存儲器裝置。

根據實施方式，一種緩沖器電路可包括：第一緩沖器，其被配置為在外部電源電壓下操作，通過將輸入信號與基準電壓進行比較來生成第一緩沖器信號和第二緩沖器信號，并且響應于共模反饋電壓而控制第一緩沖器信號和第二緩沖器信號的電位電平；第二緩沖器，其被配置為在內部電源電壓下操作并響應于第一緩沖器信號和第二緩沖器信號而生成輸出信號；以及復制電路，其被配置為將共模反饋電壓生成為小于內部電源電壓。

根據實施方式，一種緩沖器電路可包括：第一緩沖器，其被配置為在外部電源電壓下操作，通過將輸入信號與基準電壓進行比較來生成第一緩沖器信號和第二緩沖器信號，并且基于自電壓(self-voltage)來控制第一緩沖器信號和第二緩沖器信號的電位電平；第二緩沖器，其被配置為在外部電源電壓下操作，響應于第一緩沖器信號和第二緩沖器信號而生成第三緩沖器信號和第四緩沖器信號，并且基于共模反饋電壓來將第三緩沖器信號和第四緩沖器信號的電位電平控制為小于內部電源電壓；以及第三緩沖器，其被配置為在內部電源電壓下操作，并且響應于第三緩沖器信號和第四緩沖器信號而生成輸出信號。

根據實施方式，一種存儲器裝置可包括：緩沖器電路，其被配置為緩沖來自外部裝置的輸入信號并輸出緩沖的輸入信號作為輸出信號；以及內部電路，其被配置為響應于從緩沖器電路輸出的輸出信號而執行操作，其中，緩沖器電路包括：第一緩沖器，其被配置為在外部電源電壓下操作，通過將輸入信號與基準電壓進行比較來生成第一緩沖器信號和第二緩沖器信號，并且響應于共模反饋電壓而控制第一緩沖器信號和第二緩沖器信號的電位電平；第二緩沖器，其被配置為在內部電源電壓下操作并響應于第一緩沖器信號和第二緩沖器信號而生成輸出信號；以及復制電路，其被配置為將共模反饋電壓生成為小于內部電源電壓。