[發明專利]一種新型緩存優化多線程確定性方法

在審

• 申請號: 201811298378.9
• 申請日: 2018-11-02
• 公開（公告）號: CN109582474A
• 公開（公告）日: 2019-04-05
• 發明（設計）人: 王開宇;季振洲;吳倩倩;張源悍;王楷
• 申請（專利權）人: 哈爾濱工業大學
• 主分類號: G06F9/54
• 分類號: G06F9/54
• 代理公司: 北京匯捷知識產權代理事務所(普通合伙) 11531
• 代理人: 李宏偉

本發明提出了基于緩存優化的多線程確定性方法，其中包括線程確定性結構模塊，多線程通信隔離模塊，原子事務階段劃分模塊，線程同步策略研究模塊以及LIRS緩存優化。本發明可以用于多線程系統中保障任務的線程確定性執行，并且優化確定性方法帶來的額外系統開銷，防止因為線程不確定性運行帶來的同步競爭和數據競爭。以事務為單位劃分線程運行階段，并行階段線程并行執行，隔離線程通信，設置柵欄進行全局同步。串行階段線程通過確定性順序獲取令牌，依次向內存中執行提交，實行確定性調度。因為線程之間通訊隔離，緩存成為最末級共享存儲，因此采用更加適合多線程的LIRS緩存替換算法優化系統性能，以此保證多線程運行確定性的同時減少系統開銷。

技術領域

本發明應用于多線程環境下的保證線程運行確定性。

背景技術

隨著微電子技術的發展，片上多核處理器已經成為當今主流的計算平臺和研究熱點。同先前的單核處理器相比，多核處理器在硬件性能上取得了爆炸式提升，傳統的串行程序已不能發揮它的性能，并行編程才是充分發揮其多核性能的關鍵、是能讓主流應用從多核CPU性能中獲益的唯一編程方式。

盡管有標準庫支持，但是相比傳統串行程序，并行程序在給計算性能帶來提升的同時，也給程序的開發和維護帶來了挑戰。并行程序通常由多個并行執行個體協同完成一個任務，因此執行個體之間就存在著競爭、干擾的關系，導致了并行程序的不確定性，即程序在相同的輸入下多次運行可能會產生不同的結果。這種不確定性在許多方面給并行程序帶來了新的挑戰。目前，確定性技術被認為是應對這個挑戰的關鍵技術。并行主要有兩種形式，一種是多線程并行，即各個并行個體之間共享內存；另一種是多進程并行，各個個體之間不共享內存，而是通過其他方式進行通信。確定性技術的目的是消除由并行引起的不確定性，降低并行程序的開發和維護成本，提高并行程序的可靠性。

發明內容

基于背景技術存在的技術問題，本發明提出了一種緩存優化多線程確定性方法。

本發明提出的一種緩存優化多線程確定性方法，所述系統包括線程確定性結構模塊，多線程通信隔離模塊，原子事務階段劃分模塊，線程同步策略研究模塊以及LIRS緩存替換算法優化

優選地，線程確定性結構模塊用于設置線程運行規則，保證線程運行確定性。

優選地，多線程通信隔離模塊用于隔離線程在并行階段的通信交互，防止出現數據競爭。

優選地，原子事務階段劃分模塊用于劃分線程運行階段。

優選地，線程同步策略研究模塊，用于確保線程在運行階段轉換時，按照確定性順序獲取令牌，避免出現同步競爭。

優選地，LIRS緩存替換算法優化用于優化確定性系統的性能開銷。

本發明中，線程同步策略模塊為線程在串行階段和并行階段運行之間建立聯系，本發明線程運行設置事務概念，在一輪事務中線程運行分為串行階段和并行階段兩部分。所有線程在結束并行階段到達同步點之后，按照獲取令牌的順序進入串行階段，線程串行階段執行結束后，在同步點阻塞當所有線程結束串行階段后開啟新一輪事務執行。通過將線程的運行與提交數據分離，保證線程通過同步點的順序的確定性來保證多線程運行的確定性。并且通過使用更適合多線程環境的緩存替換算法提升系統性能。

附圖說明

圖1為本發明的線程運行階段示意圖。

圖2為本發明的確定性順序提交示意圖。

圖3為本發明的整體運行流程示意圖。

具體實施方式

下面結合具體實施例對本發明作進一步解說。

實施例