[發明專利]一種晶振電路和時鐘信號生成方法

在審

• 申請號: 201811295233.3
• 申請日: 2018-11-01
• 公開（公告）號: CN109450378A
• 公開（公告）日: 2019-03-08
• 發明（設計）人: 王世鵬;楊艷興;薛廣營
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: H03B5/12
• 分類號: H03B5/12
• 代理公司: 北京連和連知識產權代理有限公司 11278
• 代理人: 李欽鵬

本發明公開了一種晶振電路，包括晶振和電容陣列模塊，電容陣列模塊包括電容陣列，電容陣列與晶振電氣連接，其中，電容陣列包括多個電容單元，多個電容單元中的每一個均可以被有選擇性地激活以產生不同的總電容值來調整晶振的輸出頻率。本發明的晶振電路能夠廣泛應用在服務器、信號發送器等電子電路中，大大增加設計的靈活性和可靠性；不需手動更換電容，只需根據不同的控制命令即可改變晶振的頻率，便于調試驗證；基于現有的晶振技術，易于應用。

技術領域

本發明涉及晶振設計領域，更具體地，特別是指一種晶振電路和時鐘信號生成方法。

背景技術

晶體振蕩器簡稱晶振，廣泛應用于各種電子電路中，產生振蕩頻率。在服務器中，CPU、PCH(Platform Controller Hub,平臺管理中心南橋)等芯片的工作都需要晶振產生的參考時鐘來工作，晶振的頻率稍有偏差就可能導致系統無法正常工作，由此可見晶振的重要性。在現有的晶振中，大都是固定頻率晶振，不易調試，這極大限制了晶振的應用。

針對上述現有技術的缺陷，本領域亟待需要一種可調頻率晶振電路。

發明內容

有鑒于此，本發明實施例的目的在于提出一種晶振電路和時鐘信號生成方法，能夠解決現有的固定頻率晶振不易調試的問題。

基于上述目的，本發明實施例的一方面提供了一種晶振電路，包括：

晶振；和

電容陣列模塊，電容陣列模塊包括電容陣列，電容陣列與晶振電氣連接，

其中，電容陣列包括多個電容單元，多個電容單元中的每一個均可以被有選擇性地激活以產生不同的總電容值來調整晶振的輸出頻率。

在一些實施方式中，電容陣列模塊還包括譯碼器，譯碼器用于接收激活信號并對激活信號執行譯碼操作以獲得激活命令，電容陣列中的電容單元根據相應的激活命令有選擇性地激活。

在一些實施方式中，譯碼器包括行譯碼器和列譯碼器，

其中，行譯碼器用于接收行激活信號并對行激活信號執行譯碼操作以獲得行激活命令來激活相應行的電容單元，

列譯碼器用于接收列激活信號并對列激活信號執行譯碼操作以獲得列激活命令來激活相應列的電容單元。

在一些實施方式中，行激活信號為n比特二進制信號，并且電容陣列包括2ⁿ行電容單元，其中n為正整數，每一行電容單元由相應的行激活信號來控制激活。

在一些實施方式中，列激活信號為m比特二進制信號，并且電容陣列包括2^m列電容單元，其中m為正整數，每一列電容單元由相應的列激活信號來控制激活。

在一些實施方式中，多個電容單元采用并聯方式連接。

在一些實施方式中，多個電容單元的電容值依次線性遞增。

在一些實施方式中，所述晶振是有源晶振，電容陣列與晶振的電容并聯。

在一些實施方式中，晶振為有源晶振或無源晶振。

本發明實施例的另一方面，還提供了一種時鐘信號生成方法，包括：

根據控制信號控制上述的晶振電路的電容陣列，以生成不同頻率的時鐘信號。

本發明具有以下有益技術效果：本發明實施例提供的晶振電路能夠廣泛應用在服務器、信號發送器等電子電路中，大大增加電路設計的靈活性和可靠性；不需手動更換電容，只需根據不同的控制命令即可改變晶振的頻率，便于調試驗證；基于現有的晶振技術，易于應用。本發明實施例提供的時鐘信號生成方法利用上述晶振電路為芯片提供準確的時鐘信號，從而使芯片工作更加穩定準確。

附圖說明