[發明專利]一種計數電路、計數方法及芯片

有效

• 申請號: 201811291858.2
• 申請日: 2018-10-31
• 公開（公告）號: CN109543811B
• 公開（公告）日: 2023-06-16
• 發明（設計）人: 常慧;程千文;孔凡旺
• 申請（專利權）人: 上海希路智能科技有限公司
• 主分類號: G06M1/27
• 分類號: G06M1/27
• 代理公司: 深圳睿臻知識產權代理事務所(普通合伙) 44684
• 代理人: 張海燕

1.一種計數電路，其特征在于，包括：多路鎖存脈沖輸入單元、多路鎖存控制邏輯單元、鎖存單元和計數器；

所述多路鎖存脈沖輸入單元的輸出端與所述多路鎖存控制邏輯單元的輸入端連接，所述多路鎖存控制邏輯單元的輸出端與所述計數器連接，所述計數器與所述鎖存單元連接；

所述多路鎖存脈沖輸入單元接收多路脈沖信號后，所述多路鎖存控制邏輯單元根據設定邏輯電路對所述多路脈沖信號進行邏輯判斷并匯集所述多路脈沖信號，所述多路鎖存控制邏輯單元根據匯集的所述多路脈沖信號向所述計數器發送觸發信號，所述計數器接收到所述觸發信號后觸發所述鎖存單元對所述計數器的當前計數值進行鎖存，計數器是用于對系統時鐘單元進行計數；

所述設定邏輯電路是根據所述多路脈沖信號的輸入狀態進行設計的，所述輸入狀態包括：

所述多路脈沖信號的組合邏輯符合觸發所述鎖存單元對所述計數器的當前計數值進行鎖存的條件，其中，所述多路脈沖信號中的任意一路脈沖信號或至少一路脈沖信號符合觸發所述鎖存單元對所述計數器的當前計數值進行鎖存的條件；

數字鎖相環電路，所述數字鎖相環電路與時鐘單元連接，所述數字鎖相環電路用于調整所述時鐘單元輸入所述多路鎖存脈沖輸入單元、所述多路鎖存控制邏輯單元、所述鎖存單元、所述計數器、計數值寄存器、CPU、計數控制邏輯單元和脈沖信號輸入狀態寄存器的信號的頻率。

2.如權利要求1所述的一種計數電路，其特征在于，還包括：計數值寄存器，所述計數值寄存器與所述鎖存單元連接，所述計數值寄存器用于存儲所述計數值和所述計數值對應的每路脈沖信號的標識的映射關系。

3.如權利要求1所述的一種計數電路，其特征在于，所述計數器為32位以上的循環計數器。

4.如權利要求1所述的一種計數電路，其特征在于，所述計數器上設置有第一主機數據交換接口，所述第一主機數據交換接口為所述計數器與CPU通信的接口。

5.如權利要求1所述的一種計數電路，其特征在于，還包括：計數控制邏輯單元，所述計數器與所述計數控制邏輯單元連接，所述計數控制邏輯單元用于控制所述計數器設置初始計數值、開始計數和結束計數。

6.如權利要求1所述的一種計數電路，其特征在于，還包括，脈沖信號輸入狀態寄存器，所述脈沖信號輸入狀態寄存器的一端與CPU連接，以被CPU訪問，所述脈沖信號輸入狀態寄存器的另一端與所述多路鎖存脈沖輸入單元連接，以獲取并存儲所述多路脈沖信號的輸入狀態及每路脈沖信號的標識。

7.一種計數方法，其特征在于，應用于如權利要求1至6任一項所述的計數電路，所述方法包括：

接收多路脈沖信號；

根據設定邏輯電路對所述多路脈沖信號進行邏輯判斷并匯集所述多路脈沖信號；

根據匯集的所述多路脈沖信號向計數器發送觸發信號，所述計數器接收到所述觸發信號后觸發鎖存單元對所述計數器的當前計數值進行鎖存。

8.一種芯片，其特征在于，包括，如權利要求1至6任一項所述的計數電路。