[發(fā)明專利]鰭式場效晶體管(FinFET)裝置結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 201811290156.2
• 申請日: 2018-10-31
• 公開（公告）號: CN109801969A
• 公開（公告）日: 2019-05-24
• 發(fā)明（設(shè)計）人: 張中懷;王朝勛;趙高毅;王美勻
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L23/528;H01L21/768;H01L21/336
• 代理公司: 隆天知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 黃艷;李琛

本公開提供一種鰭式場效晶體管裝置結(jié)構(gòu)。鰭式場效晶體管裝置結(jié)構(gòu)包括在鰭結(jié)構(gòu)上形成柵極結(jié)構(gòu)和在鰭結(jié)構(gòu)上形成源極/漏極接觸結(jié)構(gòu)。鰭式場效晶體管裝置結(jié)構(gòu)也包括在源極/漏極接觸結(jié)構(gòu)上形成源極/漏極導(dǎo)電插塞，且源極/漏極導(dǎo)電插塞包括第一阻障層和第一導(dǎo)電層。鰭式場效晶體管裝置結(jié)構(gòu)包括在柵極結(jié)構(gòu)上形成柵極接觸結(jié)構(gòu)，且柵極接觸結(jié)構(gòu)包括第二阻障層和第二導(dǎo)電層。鰭式場效晶體管裝置結(jié)構(gòu)包括第一隔離層圍繞源極/漏極導(dǎo)電插塞，且第一阻障層在第一隔離層和第一導(dǎo)電層之間。第二隔離層圍繞柵極接觸結(jié)構(gòu)，且第二阻障層在第二隔離層和第二導(dǎo)電層之間。

技術(shù)領(lǐng)域

本公開涉及一種半導(dǎo)體結(jié)構(gòu)的制造方法，且特別有關(guān)于隔離層結(jié)構(gòu)及其制造方法。

背景技術(shù)

半導(dǎo)體裝置用于各種電子應(yīng)用，例如個人電腦、手機(jī)、數(shù)碼相機(jī)、和其他電子設(shè)備。半導(dǎo)體裝置的制造通常通過在半導(dǎo)體基底上按序沉積絕緣或介電層、導(dǎo)電層、和半導(dǎo)體材料層，并使用微影技術(shù)來圖案化各種材料層以在其上形成電路元件部分。許多集成電路通常在單一半導(dǎo)體晶圓上制造，且芯片上的各別晶粒沿著集成電路間的切割道切割而被單粒化。例如在多芯片封裝模塊或在其他類型的封裝中，個別晶粒通常被分開來封裝。

隨著半導(dǎo)體工業(yè)發(fā)展進(jìn)入納米技術(shù)工藝節(jié)點以追求更高的裝置密度、優(yōu)選的性能、和更低的成本，來自制造和設(shè)計問題的挑戰(zhàn)產(chǎn)生了三維設(shè)計的發(fā)展，例如鰭式場效晶體管(fin field effect transistor，F(xiàn)inFET)。FinFET的制造具有從基底延伸的薄垂直式”鰭片”(或鰭結(jié)構(gòu))。在垂直的鰭片中形成FinFET的通道，柵極則提供在鰭片上。FinFET的優(yōu)點可包括減少短通道效應(yīng)并提供更高的電流。

發(fā)明內(nèi)容

本公開包括一種鰭式場效晶體管裝置結(jié)構(gòu)，此結(jié)構(gòu)包括在鰭結(jié)構(gòu)上形成柵極結(jié)構(gòu)，在鰭結(jié)構(gòu)上形成源極/漏極接觸結(jié)構(gòu)，在源極/漏極接觸結(jié)構(gòu)上形成源極/漏極導(dǎo)電插塞，其中源極/漏極導(dǎo)電插塞包括第一阻障層和第一導(dǎo)電層，在柵極結(jié)構(gòu)上形成柵極接觸結(jié)構(gòu)，其中柵極接觸結(jié)構(gòu)包括第二阻障層和第二導(dǎo)電層，第一隔離層圍繞源極/漏極導(dǎo)電插塞，其中第一阻障層在第一隔離層和第一導(dǎo)電層之間，以及第二隔離層圍繞柵極接觸結(jié)構(gòu)，其中第二阻障層在第二隔離層和第二導(dǎo)電層之間。

本公開包括一種鰭式場效晶體管裝置結(jié)構(gòu)，此結(jié)構(gòu)包括在基底上形成鰭結(jié)構(gòu)，在鰭結(jié)構(gòu)上形成柵極結(jié)構(gòu)，鄰近于柵極結(jié)構(gòu)形成源極/漏極接觸結(jié)構(gòu)，在源極/漏極接觸結(jié)構(gòu)上形成源極/漏極導(dǎo)電插塞，其中源極/漏極導(dǎo)電插塞電性連接到源極/漏極接觸結(jié)構(gòu)，在源極/漏極導(dǎo)電插塞側(cè)壁表面上形成第一隔離層，其中第一隔離層由高介電常數(shù)介電材料形成，在柵極結(jié)構(gòu)上形成柵極接觸結(jié)構(gòu)，其中柵極接觸結(jié)構(gòu)電性連接到柵極結(jié)構(gòu)，以及在柵極接觸結(jié)構(gòu)側(cè)壁表面上形成第二隔離層，其中第二隔離層由介電常數(shù)介電材料形成。

本公開包括一種鰭式場效晶體管裝置結(jié)構(gòu)的方法，此方法包括在鰭結(jié)構(gòu)上形成柵極結(jié)構(gòu)，鄰近于柵極結(jié)構(gòu)形成源極/漏極接觸結(jié)構(gòu)，在柵極結(jié)構(gòu)和源極/漏極接觸結(jié)構(gòu)上形成介電層，在介電層中形成第一凹槽和第二凹槽，其中第一凹槽在源極/漏極接觸結(jié)構(gòu)上，且第二凹槽在柵極結(jié)構(gòu)上，在第一凹槽的側(cè)壁表面上形成第一隔離層和在第二凹槽的側(cè)壁表面上形成第二隔離層，在第一隔離層上形成源極/漏極導(dǎo)電插塞，其中源極/漏極導(dǎo)電插塞包括第一阻障層和第一導(dǎo)電層，且第一阻障層在第一隔離層和第一導(dǎo)電層之間，以及在第二隔離層上形成柵極接觸結(jié)構(gòu)，其中柵極接觸結(jié)構(gòu)包括第二阻障層和第二導(dǎo)電層，且第二阻障層在第二隔離層和第二導(dǎo)電層之間。

附圖說明

當(dāng)結(jié)合附圖閱讀時，從以下詳細(xì)描述中可以最好地理解本公開的各面向。應(yīng)注意的是，依據(jù)在業(yè)界的標(biāo)準(zhǔn)做法，各種部件并未按照比例繪制。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現(xiàn)出本公開的部件。

根據(jù)本公開的一些實施例，圖1A-1L顯示形成FinFET裝置結(jié)構(gòu)的各階段的透視圖。

根據(jù)本公開的一些實施例，圖2A-2G顯示在圖1J顯示的FinFET裝置結(jié)構(gòu)之后形成FinFET裝置結(jié)構(gòu)的各階段的剖面圖。