[發明專利]片內終結電阻精度調整電路及存儲器在審
| 申請號： | 201811290045.1 | 申請日： | 2018-10-31 |
| 公開（公告）號： | CN111128270A | 公開（公告）日： | 2020-05-08 |
| 發明（設計）人： | 李敏娜 | 申請（專利權）人： | 長鑫存儲技術有限公司 |
| 主分類號： | G11C11/4093 | 分類號： | G11C11/4093;G11C11/4094 |
| 代理公司： | 北京律智知識產權代理有限公司 11438 | 代理人： | 王輝;闞梓瑄 |
| 地址： | 230000 安徽省合肥市*** | 國省代碼： | 安徽;34 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 終結 電阻 精度 調整 電路 存儲器 | ||
本公開涉及一種片內終結電阻精度調整電路及存儲器，本公開實施例提供的片內終結電阻精度調整電路主要包括：上拉單元、下拉單元和控制單元；其中，所述上拉單元包括第一電阻調節電路、第一固定電阻以及第一電阻選擇電路，所述下拉單元包括第二電阻調節電路、第二固定電阻以及第二電阻選擇電路，所述控制單元用于向所述上拉單元和所述下拉單元發送控制信號。在本公開示例性實施方式提供的片內終結電阻精度調整電路中，通過控制第一電阻選擇電路和第二電阻選擇電路的選通狀態，可以優化對片內終結電阻精度調整電路電阻值的可控調節，尤其是可以提高阻值調節的線性度和準確度，進而提高片內終結電阻的阻值匹配效果。
技術領域
本公開涉及集成電路技術領域，具體涉及一種片內終結電阻精度調整電路及存儲器。
背景技術
隨著半導體工藝的快速發展，信號的上升時間越來越短，導致信號的完整性問題日益突出，在高速信號的傳播過程中，為了更好的提高數據線的信號完整性，DDR2可以根據自己的特點內建合適的終結電阻以保證傳輸信號的完整性，但在DDR3和DDR4設計中，單獨增加了片內終結(On Die Termination，簡稱ODT)電阻，即用ODT電阻對傳輸線進行阻抗匹配的方式，減小了信號在傳輸過程中的能量損耗和反射，從而保證了接收端接收到的信號的正確性和完整性。
ODT電阻的精確度是提升信號正確性和完整性的重要參數，由于受到芯片生產、測試以及封裝技術的影響，ODT電阻的實際阻值往往存在一定誤差。而且由于誤差以及調節精度等方面的原因，相關技術中ODT電阻的調節線性度較差，因此無法準確獲得要求的標準設計阻值，與傳輸線電阻的匹配度也較差。
需要說明的是，在上述背景技術部分公開的信息僅用于加強對本公開的背景的理解，因此可以包括不構成對本領域普通技術人員已知的現有技術的信息。
發明內容
本公開的目的在于提供一種片內終結電阻精度調整電路及存儲器，進而至少在一定程度上克服由于相關技術的限制而導致的ODT電阻存在誤差、調節線性度差等技術問題。
根據本公開的一個方面，提供一種片內終結電阻精度調整電路，其特殊之處在于，包括：上拉單元、下拉單元和控制單元；
其中，所述上拉單元包括：
第一電阻調節電路，所述第一電阻調節電路的第一端與數據節點相連，所述第一電阻調節電路的第二端與第一電壓端相連；
第一固定電阻，所述第一固定電阻的第一端與所述數據節點相連；
第一電阻選擇電路，所述第一電阻選擇電路的第一端與所述第一固定電阻的第二端相連，所述第一電阻選擇電路的第二端與所述第一電壓端相連；
所述下拉單元包括：
第二電阻調節電路，所述第二電阻調節電路的第一端與所述數據節點相連，所述第二電阻調節電路的第二端與第二電壓端相連；
第二固定電阻，所述第二固定電阻的第一端與所述數據節點相連；
第二電阻選擇電路，所述第二電阻選擇電路的第一端與所述第二固定電阻的第二端相連，所述第二電阻選擇電路的第二端與所述第二電壓端相連；
所述控制單元用于向所述上拉單元和所述下拉單元發送控制信號。
在本公開的一種示例性實施方式中，所述第一電阻選擇電路包括多個第一可選電路，所述第一可選電路的第一端與所述第一固定電阻的第二端相連，所述第一可選電路的第二端與所述第一電壓端相連；
所述第二電阻選擇電路包括多個第二可選電路，所述第二可選電路的第一端與所述第二固定電阻的第二端相連，所述第二可選電路的第二端與所述第二電壓端相連。
在本公開的一種示例性實施方式中，所述第一可選電路包括：
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于長鑫存儲技術有限公司，未經長鑫存儲技術有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201811290045.1/2.html，轉載請聲明來源鉆瓜專利網。
