[發明專利]SiCMOSFET門極驅動電壓控制電路及其控制方法

有效

• 申請號: 201811288609.8
• 申請日: 2018-10-31
• 公開（公告）號: CN109240408B
• 公開（公告）日: 2020-09-25
• 發明（設計）人: 楊媛;文陽
• 申請（專利權）人: 西安理工大學
• 主分類號: G05F1/569
• 分類號: G05F1/569
• 代理公司: 西安弘理專利事務所 61214
• 代理人: 談耀文

本發明公開了，SiCMOSFET門極驅動電壓控制電路，包括FPGA芯片，FPGA芯片分別連接有門極驅動級、電流檢測電路、電壓檢測電路。本發明還公開了SiCMOSFET的門極驅動電壓控制方法，該方法通過本發明第一種技術方案的SiCMOSFET門極驅動電壓控制電路實現電壓控制，具體包括在SiCMOSFET門極驅動電壓控制電路中接入SiCMOSFET，并將FPGA芯片與開關連接，在開關打開或關斷時，FPGA芯片控制門極驅動級輸出不同的門極驅動電壓，使SiCMOSFET完全導通或SiCMOSFET完全關斷。本發明能夠有效的抑制大功率SiCMOSFET高頻應用中出現的過沖、振蕩、EMI等問題。

技術領域

本發明屬于SiCMOSFET驅動技術領域，涉及SiCMOSFET門極驅動電壓控制電路，還涉及SiCMOSFET的門極驅動電壓控制方法。

背景技術

隨著電力電子技術的飛速發展，越來越多的應用對電力設備提出了新的要求，如更高的電流和電壓、更高的功率密度和更高的效率。以更高的開關頻率、更高的導熱率、更高的操作溫度和更低的開關和傳導損耗為特點，SiCMOSFET有望逐漸用于滿足這些要求。然而，快速切換速度和寄生元件引起的過射、振蕩和電磁干擾(EMI)是其廣泛應用的關鍵障礙。上述問題通常從三個方面來解決：1)減緩開關速度。通過增大門極電阻來降低開關速度可明顯減輕開關應力、振蕩，抑制EMI。但是，開關速度的降低會帶來更多的開關損耗，延長開關時間。2)增加RC緩沖電路。采用RC緩沖電路抑制開關應力是一種常見方法，然而，較大的電氣應力會轉嫁到RC電路上。另一方面，較大體積的RC吸收電路增加了能量損失，降低了系統效率。3)優化結構布局。優化器件封裝和減小功率回路雜散電感是最主要的兩個方法。但是，新的封裝技術成本較高且市場化時間較長。此外，大功率系統中，功率回路結構復雜不易于優化。

發明內容

本發明的目的是提供SiCMOSFET門極驅動電壓控制電路，解決了現有大功率SiCMOSFET高頻應用中過沖、振蕩、EMI和開關損耗問題。

本發明的另一目的是提供SiCMOSFET的門極驅動電壓控制方法。

本發明所采用的第一種技術方案是，SiCMOSFET門極驅動電壓控制電路，其特征在于，包括FPGA芯片，FPGA芯片分別連接有門極驅動級、電流檢測電路、電壓檢測電路；

電流檢測電路包括均與FPGA芯片連接的電流上升沿檢測電路和電流下降沿檢測電路，電壓檢測電路包括與FPGA芯片依次連接的比較器CP₃和阻容分壓電路。

本發明第一種技術方案的特點還在于，

電流上升沿檢測電路包括三極管T₁，三極管的集電極和發射極分別連接有電阻R₃和電阻R₄，三極管T₁的集電極還連接有比較器CP₂，三極管T₁與比較器CP₂之間串聯有電阻，比較器CP₂又與FPGA芯片連接，三極管T₁的基極接地，三極管T₁的基極與發射極之間連接有二極管D₂；

電流下降沿檢測電路包括與FPGA芯片依次連接的比較器CP₁和比例分壓電路。

門極驅動級包括兩個第一門極驅動器和第二門極驅動器，第一門極驅動器連接有門極電阻，FPGA芯片分別與第一門極驅動器和第二門極驅動器的輸入端連接，且第一門極驅動器的供電電壓高于第二門極驅動器的供電電壓。

第一門極驅動器和第二門極驅動器的型號均為IXDN609SIA。

本發明所采用的第一種技術方案是，SiCMOSFET的門極驅動電壓控制方法，該方法通過本發明第一種技術方案的SiCMOSFET門極驅動電壓控制電路實現電壓控制，具體包括以下步驟：