[發(fā)明專利]疊層封裝結(jié)構(gòu)的制造方法

有效

• 申請?zhí)枺?/td>: 201811286453.X
• 申請日: 2018-10-31
• 公開（公告）號: CN110660682B
• 公開（公告）日: 2022-11-11
• 發(fā)明（設(shè)計）人: 郭炫廷;謝靜華;陳正庭;林修任;裴浩然;蔡鈺芃;張家綸;曹智強(qiáng);鐘宇軒
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L25/07;H01L23/31;H01L23/498
• 代理公司: 南京正聯(lián)知識產(chǎn)權(quán)代理有限公司 32243
• 代理人: 顧伯興

一種疊層封裝結(jié)構(gòu)的制造方法包括以下步驟。在條帶載體上提供第一封裝，其中所述第一封裝包括經(jīng)包封半導(dǎo)體裝置、設(shè)置在所述經(jīng)包封半導(dǎo)體裝置上的第一重布線結(jié)構(gòu)及設(shè)置在所述第一重布線結(jié)構(gòu)上且貼合到所述條帶載體的多個導(dǎo)電凸塊。通過多個電端子利用熱壓合工藝在所述第一封裝上安裝第二封裝，所述熱壓合工藝使所述導(dǎo)電凸塊變形成多個經(jīng)變形導(dǎo)電凸塊。所述經(jīng)變形導(dǎo)電凸塊中的每一者包括對所述第一重布線結(jié)構(gòu)進(jìn)行連接的基底部分及對所述基底部分進(jìn)行連接的頂端部分，且所述基底部分的曲率大體上小于所述頂端部分的曲率。

技術(shù)領(lǐng)域

本發(fā)明實施例涉及一種疊層封裝結(jié)構(gòu)的制造方法。

背景技術(shù)

自集成電路(integrated circuit，IC)的發(fā)明以來，半導(dǎo)體行業(yè)已因各種電子組件(即，晶體管、二極管、電阻器、電容器等)的集成密度不斷提高而經(jīng)歷了快速發(fā)展。在很大程度上，集成密度的此種提高來自于最小特征尺寸(minimum feature size)的重復(fù)減小，此使得更多組件能夠集成到給定區(qū)域中。

這些集成上的改善基本上是二維(two-dimensional，2D)性質(zhì)的，因為集成組件占據(jù)的體積基本上位于半導(dǎo)體晶片的表面上。盡管微影的明顯改善已使得二維集成電路的形成得到相當(dāng)大的改善，然而可在二維中實現(xiàn)的密度存在實體(physical)限制。這些限制中的一者是制作這些組件所需要的最小尺寸。此外，當(dāng)將更多裝置設(shè)置于一個芯片中時，需要更復(fù)雜的設(shè)計。

在嘗試進(jìn)一步提高電路密度時，已探究了三維(three-dimensional，3D)集成電路。在三維集成電路的典型形成工藝中，將兩個管芯結(jié)合在一起，且在每一管芯與襯底上的接觸墊之間形成電連接。舉例來說，一種嘗試涉及了將兩個管芯堆疊結(jié)合。然后將經(jīng)堆疊的管芯結(jié)合到載體襯底，且焊線將每一管芯上的電耦合接觸墊結(jié)合到載體襯底上的接觸墊。

發(fā)明內(nèi)容

本發(fā)明實施例是針對一種疊層封裝結(jié)構(gòu)的制造方法，其可簡化制造工藝，可降低生產(chǎn)成本，且可提高疊層封裝結(jié)構(gòu)的生產(chǎn)率。

根據(jù)本發(fā)明的實施例，一種疊層封裝結(jié)構(gòu)的制造方法包括以下步驟。在條帶載體上提供第一封裝，其中所述第一封裝包括經(jīng)包封半導(dǎo)體裝置、設(shè)置在所述經(jīng)包封半導(dǎo)體裝置上的第一重布線結(jié)構(gòu)及設(shè)置在所述第一重布線結(jié)構(gòu)上且貼合到所述條帶載體的多個導(dǎo)電凸塊。通過多個電端子利用熱壓合工藝將第二封裝設(shè)置在所述第一封裝上，所述熱壓合工藝使所述導(dǎo)電凸塊變形成多個經(jīng)變形導(dǎo)電凸塊。所述經(jīng)變形導(dǎo)電凸塊中的每一者包括連接所述第一重布線結(jié)構(gòu)的基底部分及連接所述基底部分的頂端部分，且所述基底部分的曲率大體上小于所述頂端部分的曲率。

根據(jù)本發(fā)明的實施例，一種疊層封裝結(jié)構(gòu)的制造方法包括以下步驟。在條帶載體上提供第一封裝，其中所述第一封裝包括經(jīng)重構(gòu)晶片及設(shè)置在所述經(jīng)重構(gòu)晶片的第一側(cè)上且貼合到所述條帶載體的多個導(dǎo)電凸塊，且所述經(jīng)重構(gòu)晶片包括由包封材料包封的多個半導(dǎo)體裝置。通過多個電端子利用熱壓合工藝將第二封裝設(shè)置在所述經(jīng)重構(gòu)晶片的第二側(cè)上，所述熱壓合工藝使所述導(dǎo)電凸塊變形成多個經(jīng)變形導(dǎo)電凸塊。所述經(jīng)變形導(dǎo)電凸塊中的每一者包括連接所述經(jīng)重構(gòu)晶片的基底部分及連接所述基底部分的頂端部分，且所述基底部分的曲率大體上小于所述頂端部分的曲率。

根據(jù)本發(fā)明的實施例，一種疊層封裝結(jié)構(gòu)的制造方法包括以下步驟。在載體襯底上形成第一封裝，其中所述第一封裝包括經(jīng)重構(gòu)晶片及設(shè)置在所述經(jīng)重構(gòu)晶片的第一側(cè)上的多個導(dǎo)電凸塊，且所述經(jīng)重構(gòu)晶片包括由包封材料所包封的多個半導(dǎo)體裝置。將具有所述載體襯底的所述第一封裝設(shè)置在條帶載體上。將所述載體襯底從條帶載體上的第一封裝剝離。通過熱壓合工藝將第二封裝設(shè)置在所述經(jīng)重構(gòu)晶片的第二側(cè)上以形成晶片上封裝結(jié)構(gòu)，所述熱壓合工藝通過將所述導(dǎo)電凸塊壓抵所述條帶載體而使所述導(dǎo)電凸塊變形成多個經(jīng)變形導(dǎo)電凸塊。所述經(jīng)變形導(dǎo)電凸塊中的每一者包括基底部分及頂端部分，且所述基底部分的曲率不同于所述頂端部分的曲率。對所述條帶載體上的所述晶片上封裝結(jié)構(gòu)執(zhí)行單體化工藝以形成多個疊層封裝結(jié)構(gòu)。

附圖說明