[發明專利]處置半精度操作數的系統、方法和裝置

在審

• 申請號: 201811284253.0
• 申請日: 2018-10-31
• 公開（公告）號: CN109840070A
• 公開（公告）日: 2019-06-04
• 發明（設計）人: R·凡倫天;M·J·查尼;R·薩德;E·烏爾德-阿邁德-瓦爾;J·科巴爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F7/57
• 分類號: G06F7/57
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 李煒;黃嵩泉

本申請公開了處置半精度操作數的系統、方法和裝置。本文中詳述的實現方式包括但不限于一種裝置，該裝置具有指令執行電路和寄存器，該指令執行電路用于執行經解碼的指令，該經解碼的指令具有利用半精度浮點數據的至少一個操作數，該寄存器用于存儲與利用半精度浮點數據的至少一個操作數有關的控制信息，其中該控制信息用于指定指令的執行的下溢操作何時將被轉儲清除為零以及指令的非正規輸入何時將被歸零。

技術領域

本發明的領域總體上涉及計算機處理器架構，更具體地涉及使用半精度浮點(FP16)值的處理。

背景技術

存在可由處理器利用的許多不同的數據類型。這些數據類型包括標量值和浮點值。一些處理器對多個浮點數據類型操作：半精度浮點、單精度浮點、雙精度浮點和擴展型雙精度浮點。在大部分實例中，用于這些數據類型的數據格式直接對應于用于二進制浮點算術的電氣和電子工程師學會(IEEE)標準754中指定的格式。

附圖說明

在所附附圖中以示例方式而非限制方式來圖示本發明，在附圖中，類似的附圖標記指示類似的要素，其中：

圖1A圖示具有與半精度浮點有關的字段的控制和狀態寄存器的實施例。

圖1B圖示具有與半精度浮點有關的字段的控制和狀態寄存器的實施例。

圖2圖示用于執行具有非正規(denormal)輸入半精度數據元素的指令的裝置的實施例。

圖3圖示用于執行使用半精度數據元素的、具有下溢(underflow)結果的指令的裝置的實施例。

圖4圖示用于執行使用半精度數據元素的、具有非正規輸入和下溢結果的指令的裝置的實施例。

圖5圖示用于處理具有半精度數據的指令的方法的實施例。

圖6是根據本發明的一個實施例的寄存器架構的框圖；

圖7A是圖示根據本發明的實施例的示例性有序流水線和示例性的寄存器重命名的亂序發布/執行流水線兩者的框圖；

圖7B是圖示根據本發明的實施例的要包括在處理器中的有序架構核的示例性實施例和示例性的寄存器重命名的亂序發布/執行架構核兩者的框圖；

圖8A-圖8B圖示更具體的示例性有序核架構的框圖，該核將是芯片中的多個邏輯塊(包括相同類型和/或不同類型的其他核)中的一個；

圖9是根據本發明的實施例的可具有多于一個的核、可具有集成存儲器控制器、并且可具有集成圖形的處理器的框圖；

圖10-圖13是示例性計算機架構的框圖；以及

圖14是根據本發明的實施例的對照使用軟件指令轉換器將源指令集中的二進制指令轉換成目標指令集中的二進制指令的框圖。

具體實施方式

在以下描述中，陳述了多個具體細節。然而，應當理解，可在沒有這些特定細節的情況下實踐本發明的實施例。在其他實例中，未詳細示出公知的電路、結構和技術，以免使對本描述的理解模糊。

說明書中對“一個實施例”、“實施例”、“示例實施例”等的引用表明所描述的實施例可以包括特定的特征、結構或特性，但是每個實施例可能不一定都包括該特定的特征、結構或特性。此外，此類短語不一定是指同一個實施例。此外，當結合實施例描述特定的特征、結構或特性時，認為結合無論是否被明確描述的其他實施例而影響此類特征、結構或特性是在本領域技術人員的知識范圍之內的。